DIALOG(R) File 347: JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

07683839 **Image available**

LIGHT EMITTING DEVICE, ELEMENT SUBSTRATE AND ELECTRONIC EQUIPMENT

PUB. NO.:

2003-177710 [JP 2003177710 A]

PUBLISHED:

June 27, 2003 (20030627)

INVENTOR(s): KIMURA HAJIME

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD

APPL. NO.:

2002-238337 [JP 20022238337]

FILED:

August 19, 2002 (20020819)

PRIORITY:

2001-258936 [JP 2001258936], JP (Japan), August 29, 2001

(20010829)

INTL CLASS:

G09G-003/30; G09G-003/20; G09G-003/22; H01L-029/786;

H05B-033/14

ABSTRACT

PROBLEM TO BE SOLVED: To provide a display device capable of obtaing a constant luminance regardless of temperature change and to provide its driving method.

SOLUTION: A current mirror circuit which is formed by using first and second transistors is provided for each pixel. The transistors of the circuit are connected so that their drain currents are kept at approximately equal values regardless of load resistance. By controlling the OLED driving current using the circuit, occurrence of variation in the OLED driving current caused by the characteristics of the transistors is prevented and a constant luminance is obtained without being influenced by temperature change.

COPYRIGHT: (C) 2003, JPO

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(II)特許出願公開番号 特開2003-177710

(P2003-177710A) (43)公開日 平成15年6月27日(2003.6.27)

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(51) Int. Cl.	. 7	識別記号	FI					テーマコート・	(参考)
G09G	3/30		G09G	3/30			J	3K007	
	3/20	611		3/2	0	611	Н	5C080	
		624				624	В	5F110	
		641				641	D		
		642				642	A		
			審査請求 有	請求	項の数25	OL	(全55	頁) 最終頁	[に続く
21)出願番号		特願2002-238337(P2002-238337) (71)出願人 000153878							
					株式会社	半導体	エネルキ	ドー研究所	
22)出願日		平成14年8月19日(2002.8.19)			神奈川県	厚木市:	長谷398	番地	
			(72)発	明者	木村 盛				

最終頁に続く

(54) 【発明の名称】発光装置、素子基板及び電子機器

(31)優先権主張番号 特願2001-258936(P2001-258936)

日本(JP)

平成13年8月29日(2001.8.29)


(57)【要約】

(32)優先日

(33)優先権主張国

【課題】 温度変化に左右されずに一定の輝度を得ることができる表示装置及びその駆動方法を提供する。

【解決手段】 第1のトランジスタと第2のトランジスタを用いて形成されたカレントミラー回路を各画素に設ける。該カレントミラー回路が有する第1のトランジスタと第2のトランジスタは、負荷抵抗の値によらず、そのドレイン電流がほぼ等しい値に保たれるように接続されている。そして該カレントミラー回路を用いてOLED駆動電流を制御することで、トランジスタの特性によってOLED駆動電流が左右されるのを抑え、また、温度変化に左右されずに一定の輝度を得ることができる。



【特許請求の範囲】

【請求項1】発光素子が備えられた複数の画素を有する 発光装置であって、

前記画素は、供給された電流を電圧に変換し、なおかつ 前記変換された電圧に応じた大きさの第1の電流を前記 発光素子に供給する手段と、前記変換された電圧に応じ た大きさの第2の電流を前記発光素子に供給する手段と を有することを特徴とする発光装置。

【請求項2】発光素子が備えられた複数の画素と、ビデ オ信号によって定められた電流を前記画素に供給する手 10 段とを有する発光装置であって、

前記画素は、前記供給された電流を電圧に変換し、なお かつ前記変換された電圧に応じた大きさの第1の電流を 前記発光素子に供給する手段と、前記変換された電圧に 応じた大きさの第2の電流を前記発光素子に供給する手 段とを有することを特徴とする発光装置。

【請求項3】第1のトランジスタと、第2のトランジス タと、第3のトランジスタと、第4のトランジスタと、 第5のトランジスタと、発光素子と、電源線と、信号線 とを有する発光装置であって、

前記第1のトランジスタと前記第2のトランジスタは、 共にソースが前記電源線に接続されており、

前記第1のトランジスタと前記第2のトランジスタは、 ゲートが互いに接続されており、

前記第3のトランジスタのソースとドレインは、一方は 前記信号線に、もう一方は前記第1のトランジスタのド レインに接続されており、

前記第4のトランジスタのソースとドレインは、一方は 前記第1のトランジスタのドレインもしくは前記信号線 に、もう一方は前記第1及び前記第2のトランジスタの 30 ゲートに接続されており、

前記第5のトランジスタのソースとドレインは、一方は 前記第1のトランジスタのドレインに、もう一方は前記 第2のトランジスタのドレインに接続されており、

前記第2のトランジスタのドレインは、前記発光素子の 画素電極に接続されていることを特徴とする発光装置。

【請求項4】第1のトランジスタと、第2のトランジス タと、第3のトランジスタと、第4のトランジスタと、 第5のトランジスタと、発光素子と、電源線と、信号線 とを有する発光装置であって、

前記第1のトランジスタと前記第2のトランジスタは、 共にソースが前記電源線に接続されており、

前記第1のトランジスタと前記第2のトランジスタは、 ゲートが互いに接続されており、

前記第3のトランジスタのソースとドレインは、一方は 前記信号線に、もう一方は前記第1のトランジスタのド レインに接続されており、

前記第4のトランジスタのソースとドレインは、一方は 前記第1のトランジスタのドレインもしくは前記信号線

ゲートに接続されており、

前記第5のトランジスタのソースとドレインは、一方は 前記第1のトランジスタのドレインに、もう一方は前記 第2のトランジスタのドレインに接続されており、

前記第2のトランジスタのドレインは、前記発光素子の 画素電極に接続されており、

前記第3のトランジスタと前記第5のトランジスタのゲ ートが接続されていることを特徴とする発光装置。

【請求項5】請求項4において、前記第3のトランジス タと前記第5のトランジスタは、極性が異なることを特 徴とする発光装置。

【請求項6】第1のトランジスタと、第2のトランジス タと、第3のトランジスタと、第4のトランジスタと、 第5のトランジスタと、発光素子と、電源線と、信号線 とを有する発光装置であって、

前記第1のトランジスタと前記第2のトランジスタは、 共にソースが前記電源線に接続されており、

前記第1のトランジスタと前記第2のトランジスタは、 ゲートが互いに接続されており、

20 前記第3のトランジスタのソースとドレインは、一方は 前記信号線に、もう一方は前記第1のトランジスタのド レインに接続されており、

前記第4のトランジスタのソースとドレインは、一方は 前記第1のトランジスタのドレインもしくは前記信号線 に、もう一方は前記第1及び前記第2のトランジスタの ゲートに接続されており、

前記第5のトランジスタのソースとドレインは、一方は 前記第1のトランジスタのドレインに、もう一方は前記 第2のトランジスタのドレインに接続されており、

前記第2のトランジスタのドレインは、前記発光素子の 画素電極に接続されており、

前記第3のトランジスタと、前記第4のトランジスタ と、前記第5のトランジスタとは、ゲートが互いに接続 されていることを特徴とする発光装置。

【請求項7】請求項6において、前記第3のトランジス タと前記第4のトランジスタは極性が同じであり、前記 第3のトランジスタ及び前記第4のトランジスタは、前 記第5のトランジスタと極性が異なることを特徴とする 発光装置。

【請求項8】第1のトランジスタと、第2のトランジス 40 タと、第3のトランジスタと、第4のトランジスタと、 第5のトランジスタと、第6のトランジスタと、発光素 子と、電源線と、信号線とを有する発光装置であって、 前記第1のトランジスタと前記第2のトランジスタは、 ゲートが互いに接続されており、

前記第3のトランジスタのソースとドレインは、一方は 前記信号線に、もう一方は前記第1及び前記第2のトラ ンジスタのソースに接続されており、

前記第4のトランジスタのソースとドレインは、一方は に、もう一方は前記第1及び前記第2のトランジスタの 50 前記第1及び前記第2のトランジスタのゲートに接続さ

1

れており、もう一方は前記電源線に接続されており、 前記第6のトランジスタのソースとドレインは、一方は 前記電源線に、もう一方は前記第2のトランジスタのド レインに接続されており、

前記第5のトランジスタのソースとドレインは、一方は 前記第1及び前記第2のトランジスタのソースに接続さ れており、もう一方は前記発光素子の画素電極に接続さ れていることを特徴とする発光装置。

【請求項9】第1のトランジスタと、第2のトランジス タと、第3のトランジスタと、第4のトランジスタと、 10 第5のトランジスタと、第6のトランジスタと、発光素 子と、電源線と、信号線とを有する発光装置であって、 前記第1のトランジスタと前記第2のトランジスタは、 ゲートが互いに接続されており、

前記第1のトランジスタと前記第2のトランジスタは、 ドレインが共に前記電源線に接続されており、

前記第3のトランジスタのソースとドレインは、一方は 前記信号線に、もう一方は前記第1のトランジスタのソ ースに接続されており、

前記第4のトランジスタのソースとドレインは、一方は 20 前記第1及び前記第2のトランジスタのゲートに接続さ れており、もう一方は前記電源線に接続されており、

前記第6のトランジスタのソースとドレインは、一方は 前記第2のトランジスタのソースに、もう一方は前記第 1のトランジスタのソースに接続されており、

前記第5のトランジスタのソースとドレインは、一方は 前記第1のトランジスタのソースに接続されており、も う一方は前記発光素子の画素電極に接続されていること を特徴とする発光装置。

【請求項10】第1のトランジスタと、第2のトランジ 30 スタと、第3のトランジスタと、第4のトランジスタ と、第5のトランジスタと、第6のトランジスタと、発 光素子と、電源線と、信号線とを有する発光装置であっ て、

前記第1のトランジスタと前記第2のトランジスタは、 ゲートが互いに接続されており、

前記第3のトランジスタのソースとドレインは、一方は 前記信号線に、もう一方は前記第1のトランジスタのソ ースに接続されており、

前記第4のトランジスタのソースとドレインは、一方は 40 前記第1及び前記第2のトランジスタのゲートに接続さ れており、もう一方は前記電源線に接続されており、

前記第5のトランジスタのソースとドレインは、一方は 前記第1のトランジスタのソースに、もう一方は前記発 光素子の画素電極に接続されており、

前記第6のトランジスタのソースとドレインは、一方は 前記第2のトランジスタのソースに接続されており、も う一方は前記発光素子の画素電極に接続されており、

前記第5のトランジスタのゲートと前記第6のトランジ スタのゲートが接続されていることを特徴とする発光装 50 第2のトランジスタのゲートに接続されており、

置。

【請求項11】第1のトランジスタと、第2のトランジ スタと、第3のトランジスタと、第4のトランジスタ と、第5のトランジスタと、第6のトランジスタと、発 光素子と、電源線と、信号線とを有する発光装置であっ て、

前記第1のトランジスタと前記第2のトランジスタは、 ゲートが互いに接続されており、

前記第1のトランジスタと前記第2のトランジスタは、 ドレインが共に前記電源線に接続されており、

前記第3のトランジスタのソースとドレインは、一方は 前記信号線に、もう一方は前記第1のトランジスタのソ ースに接続されており、

前記第4のトランジスタのソースとドレインは、一方は 前記第1及び前記第2のトランジスタのゲートに接続さ れており、もう一方は前記電源線に接続されており、

前記第6のトランジスタのソースとドレインは、一方は 前記第2のトランジスタのソースに、もう一方は前記第 1のトランジスタのソースに接続されており、

前記第5のトランジスタのソースとドレインは、一方は 前記第1のトランジスタのソースに接続されており、も う一方は前記発光素子の画素電極に接続されており、 前記第5のトランジスタのゲートと前記第6のトランジ スタのゲートが接続されていることを特徴とする発光装

【請求項12】請求項8乃至請求項11のいずれか1項 において、前記第5のトランジスタと前記第6のトラン ジスタは、極性が同じであることを特徴とする発光装 置。

【請求項13】第1のトランジスタと、第2のトランジ スタと、第3のトランジスタと、第4のトランジスタ と、第5のトランジスタと、第6のトランジスタと、発 光素子と、電源線と、信号線とを有する発光装置であっ て、

前記第1のトランジスタと前記第2のトランジスタは、 共にソースが前記電源線に接続されており、

前記第1のトランジスタと前記第2のトランジスタは、 ゲートが互いに接続されており、

前記第3のトランジスタのソースとドレインは、一方は 前記信号線に、もう一方は前記第1のトランジスタのド レインに接続されており、

前記第4のトランジスタのソースとドレインは、一方は 前記第1のトランジスタのドレインもしくは前記信号線 に、もう一方は前記第1及び前記第2のトランジスタの ゲートに接続されており、

前記第5のトランジスタのソースとドレインは、一方は 前記第6のトランジスタのドレインに、もう一方は前記 第2のトランジスタのドレインに接続されており、

前記第6のトランジスタのゲートは、前記第1及び前記

前記第6のトランジスタのソースは、前記第1のトラン ジスタのドレインに接続されており、

前記第2のトランジスタのドレインは、前記発光素子の 画素電極に接続されていることを特徴とする発光装置。

【請求項14】第1のトランジスタと、第2のトランジ スタと、第3のトランジスタと、第4のトランジスタ と、第5のトランジスタと、第6のトランジスタと、発 光素子と、電源線と、信号線とを有する発光装置であっ

前記第1のトランジスタと前記第2のトランジスタは、 共にソースが前記電源線に接続されており、

前記第1のトランジスタと前記第2のトランジスタは、 ゲートが互いに接続されており、

前記第3のトランジスタのソースとドレインは、一方は 前記信号線に、もう一方は前記第1のトランジスタのド レインに接続されており、

前記第4のトランジスタのソースとドレインは、一方は 前記第1のトランジスタのドレインもしくは前記信号線 に、もう一方は前記第1及び前記第2のトランジスタの ゲートに接続されており、

前記第5のトランジスタのソースとドレインは、一方は 前記第1のトランジスタのドレインに、もう一方は前記 第6のトランジスタのソースに接続されており、

前記第6のトランジスタのゲートは、前記第1及び前記 第2のトランジスタのゲートに接続されており、

前記第6のトランジスタのドレインは、前記第2のトラ ンジスタのドレインに接続されており、

前記第2のトランジスタのドレインは、前記発光素子の 画素電極に接続されていることを特徴とする発光装置。

【請求項15】第1のトランジスタと、第2のトランジ 30 スタと、第3のトランジスタと、第4のトランジスタ と、第5のトランジスタと、発光素子と、電源線と、信 号線とを有する発光装置であって、

前記第1のトランジスタと前記第2のトランジスタは、 ゲートが互いに接続されており、

前記第3のトランジスタのソースとドレインは、一方は 前記信号線に、もう一方は前記第1のトランジスタのド レインに接続されており、

前記第4のトランジスタのソースとドレインは、一方は 前記第1のトランジスタのドレインもしくは前記信号線 40 に、もう一方は前記第1及び前記第2のトランジスタの ゲートに接続されており、

前記第5のトランジスタのソースとドレインは、一方は 前記第2のトランジスタのドレイン及び前記電源線に、 もう一方は前記第1のトランジスタのドレインに接続さ れており、

前記第1及び前記第2のトランジスタのソースは、前記 発光素子の画素電極に接続されていることを特徴とする 発光装置。

【請求項16】第1のトランジスタと、第2のトランジ 50 段及び第2の手段を有し、

スタと、第3のトランジスタと、第4のトランジスタ と、第5のトランジスタと、第6のトランジスタと、発 光素子と、電源線と、信号線とを有する発光装置であっ

ĥ

前記第1のトランジスタと前記第2のトランジスタは、 ゲートが互いに接続されており、

前記第3のトランジスタのソースとドレインは、一方は 前記信号線に、もう一方は前記第1のトランジスタのド レインに接続されており、

10 前記第4のトランジスタのソースとドレインは、一方は 前記第1のトランジスタのドレインもしくは前記信号線 に、もう一方は前記第1及び前記第2のトランジスタの ゲートに接続されており、

前記第5のトランジスタのソースとドレインは、一方は 前記第2のトランジスタのドレイン及び前記電源線に、 もう一方は前記第6のトランジスタのドレインに接続さ れており、

前記第6のトランジスタのソースは前記第1のトランジ スタのドレインに接続されており、

20 前記第1及び前記第2のトランジスタのソースは、前記 発光素子の画素電極に接続されていることを特徴とする 発光装置。

【請求項17】第1のトランジスタと、第2のトランジ スタと、第3のトランジスタと、第4のトランジスタ と、第5のトランジスタと、発光素子と、電源線と、信 号線とを有する発光装置であって、

前記第1のトランジスタと前記第2のトランジスタは、 ゲートが互いに接続されており、

前記第3のトランジスタのソースとドレインは、一方は 前記信号線に、もう一方は前記第1のトランジスタのソ ースに接続されており、

前記第4のトランジスタのソースとドレインは、一方は 前記第1のトランジスタのドレインに、もう一方は前記 第1及び前記第2のトランジスタのゲートに接続されて

前記第5のトランジスタのソースとドレインは、一方は 前記第1のトランジスタのソースに、もう一方は前記第 2のトランジスタのソースに接続されており、

前記第1及び前記第2のトランジスタのドレインは前記 電源線に接続されており、

前記第2のトランジスタのソースは、前記発光素子の画 素電極に接続されていることを特徴とする発光装置。

【請求項18】請求項3乃至請求項17のいずれか1項 において、前記第1のトランジスタと前記第2のトラン ジスタは、極性が同じであることを特徴とする発光装・ 置。

【請求項19】 発光素子が備えられた複数の画素を有す る発光装置であって、

前記画素は、供給された電流を電圧に変換する第1の手

前記第2の手段は、前記変換された電圧に応じた大きさ の電流を前記発光素子に供給することを特徴とする発光 装置。

【請求項20】発光素子が備えられた複数の画素と、ピ デオ信号によって定められた電流を前記画素に供給する 手段とを有する発光装置であって、

前記画素は、前記供給された電流を電圧に変換する第1 の手段及び第2の手段を有し、

前記第2の手段は、前記変換された電圧に応じた大きさ 装置。

【請求項21】請求項1乃至請求項20のいずれか1項 において、前記発光装置を用いることを特徴とする電子 機器。

【請求項22】複数の画素を有する素子基板であって、 前記画素は、供給された電流を電圧に変換し、なおかつ 前記変換された電圧に応じた大きさの第1の電流を発光 素子に供給する手段と、前記変換された電圧に応じた大 きさの第2の電流を前記発光素子に供給する手段とを有 することを特徴とする素子基板。

【請求項23】複数の画素と、ビデオ信号によって定め られた電流を前記画素に供給する手段とを有する素子基 板であって、

前記画素は、前記供給された電流を電圧に変換し、なお かつ前記変換された電圧に応じた大きさの第1の電流を 発光素子に供給する手段と、前記変換された電圧に応じ た大きさの第2の電流を前記発光素子に供給する手段と を有することを特徴とする素子基板。

【請求項24】複数の画素を有する素子基板であって、 前記画素は、供給された電流を電圧に変換する第1の手 30 段及び第2の手段を有し、

前記第2の手段は、前記変換された電圧に応じた大きさ の電流を発光素子に供給することを特徴とする素子基 板。

【請求項25】複数の画素と、ビデオ信号によって定め られた電流を前記画素に供給する手段とを有する素子基 板であって、

前記画素は、前記供給された電流を電圧に変換する第1 の手段及び第2の手段を有し、

の電流を発光素子に供給することを特徴とする素子基 板。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、基板上に形成され た発光索子を、該基板とカバー材の間に封入した発光パ ネルに関する。また、該発光パネルにコントローラを含 むIC等を実装した、発光モジュールに関する。なお本 明細書において、発光パネル及び発光モジュールを共に 発光装置と総称する。また本発明は、該発光装置の駆動 50

方法及び該発光装置を用いた電子機器に関する。さらに 本発明は、該発光装置を作製する過程における、発光素 子が完成する前の一形態に相当する素子基板に関し、該 素子基板は、電流を発光素子に供給するための手段を複 数の各画素に備える。

8

[0002]

【従来の技術】発光素子は自ら発光するため視認性が高 く、液晶表示装置(LCD)で必要なバックライトが要 らず薄型化に最適であると共に、視野角にも制限が無 の電流を前記発光素子に供給することを特徴とする発光 10 い。そのため、近年発光素子を用いた発光装置は、CR TやLCDに代わる表示装置として注目されている。

> 【0003】なお、本明細書において発光素子は、電流 または電圧によって輝度が制御される素子を意味してお り、OLED (Organic Light Emitting Diode) や、F ED (Field Emission Display) に用いられているMI M型の電子源素子(電子放出素子)等を含んでいる。

【0004】OLEDは、電場を加えることで発生する ルミネッセンス (Electroluminescence) が得られる有 機化合物(有機発光材料)を含む層(以下、有機発光層 20 と記す)と、陽極層と、陰極層とを有している。有機化 合物におけるルミネッセンスには、一重項励起状態から 基底状態に戻る際の発光(蛍光)と三重項励起状態から 基底状態に戻る際の発光(リン光)とがあるが、本発明 の発光装置は、上述した発光のうちの、いずれか一方の 発光を用いていても良いし、または両方の発光を用いて いても良い。

【0005】なお、本明細書では、OLEDの陽極と陰 極の間に設けられた全ての層を有機発光層と定義する。 有機発光層には具体的に、発光層、正孔注入層、電子注 入層、正孔輸送層、電子輸送層等が含まれる。基本的に OLEDは、陽極/発光層/陰極が順に積層された構造 を有しており、この構造に加えて、陽極/正孔注入層/ 発光層/陰極や、陽極/正孔注入層/発光層/電子輸送 層/陰極等の順に積層した構造を有していることもあ る。これらの層の中に無機化合物を含んでいる場合もあ る。

[0006]

【発明が解決しようとする課題】図25に、一般的な発 光装置の画素の構成を示す。図25に示した画素は、T 前記第2の手段は、前記変換された電圧に応じた大きさ 40 FT50、51と、保持容量52と、発光素子53とを 有している。

> 【0007】 TFT50は、ゲートが走査線55に接続 されており、ソースとドレインが一方は信号線54に、 もう一方はTFT51のゲートに接続されている。TF T51は、ソースが電源56に接続されており、ドレイ ンが発光素子53の陽極に接続されている。発光素子5 3の陰極は電源57に接続されている。保持容量52は TFT51のゲートとソース間の電圧を保持するように 設けられている。

> 【0008】走査線55の電圧によりTFT50がオン

になると、信号線54に入力されたビデオ信号がTFT 51のゲートに入力される。ビデオ信号が入力される と、入力されたビデオ信号の電圧に従って、TFT51 のゲート電圧(ゲートとソース間の電圧差)が定まる。 そして、該ゲート電圧によって流れるTFT51のドレ イン電流は、発光素子53に供給され、発光素子53は 供給された電流によって発光する。

【0009】ところで、ポリシリコンで形成されたTF Tは、アモルファスシリコンで形成されたTFTよりも 電界効果移動度が高く、オン電流が大きいので、発光素 10 子パネルのトランジスタとしてより適している。

【0010】しかし、ポリシリコンを用いてTFTを形 成しても、その電気的特性は所詮単結晶シリコン基板に 形成されるMOSトランジスタの特性に匹敵するもので はない。例えば、電界効果移動度は単結晶シリコンの1 /10以下である。また、ポリシリコンを用いたTFT は、結晶粒界に形成される欠陥に起因して、その特性に ばらつきが生じやすいといった問題点を有している。

【0011】図25に示した画素において、TFT51 の閾値やオン電流等の特性が画素毎にばらつくと、ビデ 20 オ信号の電圧が同じであってもTFT51のドレイン電 流の大きさが画素間で異なり、発光素子53の輝度にば らつきが生じる。

【0012】そこで、上述した問題を回避するために、 TFTの特性に左右されずに発光素子に流れる電流の大 きさを制御できる、様々な種類の電流入力型の画素の構 成が考案されている。以下に、代表的な電流入力型の画 素を2つ例示し、その構成について説明する。

【0013】まず、特開2001-147659号に記 載の電流入力型の画素の構成について、図26(A)を 30 は、画素に供給された電流を電圧に変換して保持する手 用いて説明する。

【0014】図26 (A) に記載の画素は、TFT1 1、12、13、14と、保持容量15と、発光素子1 6とを有している。

【0015】TFT11は、ゲートが端子18に接続さ れ、ソースとドレインが一方は電流源17に、他方はT FT13のドレインに接続されている。TFT12は、 ゲートが端子19に、ソースとドレインが一方はTFT 13のドレインに、他方はTFT13のゲートに接続さ 接続されており、ソースが共に端子20に接続されてい る。TFT14のドレインは発光素子16の陽極に接続 されており、発光素子16の陰極は端子21に接続され ている。保持容量15はTFT13及び14のゲートと ソース間の電圧を保持するように設けられている。端子 20、21には、電源からそれぞれ所定の電圧が印加さ れており、互いに電圧差を有している。

【0016】端子18、19に与えられる電圧によりT FT11、12がオンになった後、電流源17によって

T13はゲートとドレインが接続されているため飽和領 域で動作しており、そのドレイン電流は以下の式1で表 される。なお、 V_{cs} はゲート電圧、 μ を移動度、 C_{o} を 単位面積あたりのゲート容量、W/Lをチャネル形成領 域のチャネル幅Wとチャネル長Lの比、Vrgを閾値、ド レイン電流をIとする。

10

[0017]

【式1】 $I = \mu C_0 W/L (V_{cs} - V_{rg})^{1}/2$

【0018】式1において μ 、 C_{ullet} 、W/L、 V_{ullet} は全 て個々のトランジスタによって決まる固定の値である。 式1から、TFT13のドレイン電流はゲート電圧V., によって変化することがわかる。よって、式1に従う と、ドレイン電流に見合った値のゲート電圧Vcsが、T FT13において発生する。

【0019】このとき、TFT13とTFT14はその ゲートとソースが互いに接続されているため、TFT1 4のゲート電圧がTFT13のゲート電圧と同じ大きさ に保たれる。

【0020】よって、TFT13とTFT14はドレイ ン電流が比例関係にある。特に、 μ 、C。、W/L、Vгыの値が同じであれば、TFT13とTFT14はドレ イン電流が同じになる。TFT14に流れるドレイン電 流は発光素子16に供給され、該ドレイン電流の大きさ に見合った輝度で発光索子16は発光する。

【0021】そして、端子18、19に与えられる電圧 によりTFT11、12がオフになった後も、TFT1 4のゲート電圧が保持容量15によって保持されている 限り、発光素子16は発光し続ける。

【0022】このように、図26 (A) に示した画素 段と、該保持された電圧に応じた大きさの電流を発光素 子に流す手段とを有している。図27(A)に、図26 (A) に示した画素が有する手段と、その発光素子との 関係をブロック図で示す。画素80は、画素に供給され た電流を電圧に変換して保持する手段である変換部81 と、該保持された電圧に応じた大きさの電流を発光素子 に流す手段である駆動部82と、発光素子83とを有す る。 画素 80 に供給された電流は変換部 81 において電 圧に変換され、該電圧は駆動部82に与えられる。駆動 れている。TFT13とTFT14は、ゲートが互いに 40 部82では与えられた電圧に見合った大きさの電流を発 光素子83に供給する。

> 【0023】具体的に図26 (A) では、TFT12、 TFT13及び保持容量15が、供給された電流を電圧 に変換して保持する手段に相当する。また、TFT14 が保持された電圧に応じた大きさの電流を発光素子に流 す手段に相当する。

【0024】次に、Tech. Digest IEDM 98, 875. R. M. A. Dawson etc. に記載の電流入力型の画素の構成につ いて、図26(B)を用いて説明する。図26(B)に TFT13のドレイン電流が制御される。ここで、TF 50 記載の画素は、TFT31、32、33、34と、保持 容量35と、発光素子36とを有している。

【0025】TFT31はゲートが端子38に接続さ れ、ソースとドレインが一方は電流源37に、他方はT FT33のソースに接続されている。また、TFT34 はゲートが端子38に接続され、ソースとドレインが一 方はTFT33のゲートに、他方はTFT33のドレイ ンに接続されている。TFT32は、ゲートが端子39 に、ソースとドレインが、一方は端子40に、他方はT FT33のソースに接続されている。TFT34のドレ インは発光素子36の陽極に接続されており、発光素子 10 36の陰極は端子41に接続されている。保持容量35 はTFT33のゲートとソース間の電圧を保持するよう に設けられている。端子40、41には、電源からそれ ぞれ所定の電圧が印加されており、互いに電圧差を有し ている。

11

【0026】端子38に与えられる電圧によりTFT3 1及び34がオンになり、かつ端子39に与えられる電 圧によりTFT32がオフなった後、電流源37によっ TTFT33のドレイン電流が制御される。ここで、T FT33はゲートとドレインが接続されているため飽和 20 領域で動作しており、そのドレイン電流は上述の式1で 表される。式1から、TFT33のドレイン電流はゲー ト電圧V₆sによって変化することがわかる。よって、式 1に従うと、ドレイン電流に見合った値のゲート電圧V csが、TFT33において発生する。

【0027】TFT33に流れるドレイン電流は発光素 子36に供給され、該ドレイン電流の大きさに見合った 輝度で発光素子36は発光する。

【0028】そして、端子38に与えられる電圧により TFT31、34がオフになった後、端子39に与えら 30 れる電圧によりTFT32がオンになる。このとき、T FT33のゲート電圧が保持容量35によって保持され ている限り、TFT31、34がオンであったときと同 じ輝度で発光素子36は発光し続ける。

【0029】このように、図26(B)に示した画素 は、画素に供給された電流を電圧に変換して保持し、該 保持された電圧に応じた大きさの電流を発光素子に流す 手段を有している。つまり、図26 (B) に示した画素 の場合は、図26 (A) に備えられた2つの手段が有す る機能を1つの手段で賄っていることになる。図27

(B) に、図26 (B) に示した画素が有する手段と、 その発光素子との関係をプロック図で示す。図27

(B) では、変換部の有する機能と、駆動部の有する機 能とを1つの手段で賄っている。つまり、画素85に供 給された電流は、変換部でありなおかつ駆動部である手 段86によって電圧に変換された後、該電圧に見合った 大きさの電流を発光素子87に供給している。

【0030】具体的に図26 (B) では、TFT33、 TFT34及び保持容量35が、供給された電流を電圧 電流を発光素子に流す手段に相当する。

【0031】上述した図26(A)、(B)に示す画素 は、TFTの閾値やオン電流等の特性が画素毎にばらつ いていても、電流源により発光素子に流れる電流の大き さを制御するので、画素間で発光素子の輝度にばらつき が生じるのを防ぐことができる。

【0032】また一般的に発光索子は、電極間の電圧を 一定に保って発光させた場合と、電極間の電流を一定に 保って発光させた場合とでは、後者の方が、有機発光材 料の劣化による輝度の低下を抑えることができる。した がって、図26(A)、(B)に例示した電流入力型の 2つの画素の場合、有機発光材料の劣化の影響を受けず に、発光素子に流れる電流を常に所望の値に保つことが できるので、図25に示した電圧入力型の画素のTFT 51を線形領域で動作させたときに比べて、発光素子の 劣化による輝度の低下を抑えることができる。

【0033】また、発光素子の輝度と、有機発光層に流 れる電流の大きさは比例関係にある。有機発光層の温度 が外気温や発光パネル自身が発する熱等に左右されて も、電流入力型の発光装置では発光素子に流れる電流を 一定に保つことができるので、発光素子の輝度が変化す るのを抑えることができ、また温度の上昇に伴って消費 電流が大きくなるのを防ぐことができる。

【0034】しかし、上述した2つの画素もそれぞれ課 題を有している。

【0035】図26 (A) に代表されるような、画素に 供給された電流を電圧に変換して保持する手段と、該保 持された電圧に応じた大きさの電流を発光素子に流す手 段の2つの手段を有する画素の場合、いずれか一方の手 段の特性がずれることにより、2つの手段における特性 のバランスが崩れてしまうことがある。すると、駆動部 から発光素子に供給される電流の大きさが所望の値に保 たれなくなり、画素間で発光素子の輝度にばらつきが生 じてしまう。

【0036】具体的に図26(A)では、TFT13ま たはTFT14において、TFTに固有の特性である μ 、 C_{\bullet} 、 V_{tB} や、 W/L がずれてしまった場合、 TFT13のドレイン電流に対するTFT14のドレイン電 流の比が画素間で異なってしまい、画素間において発光 40 素子の輝度のばらつきが生じてしまう。

【0037】一方、図26(B)に代表されるような、 画素に供給された電流を電圧に変換して保持し、かつ該 保持された電圧に応じた大きさの電流を発光素子に流す 手段を有する画素の場合、画素に供給された電流を電圧 に変換する際に発光素子に電流が流れる。発光素子は比 較的大きな容量を有している。そのため、例えば低い階 調から高い階調へ表示が変化する場合、発光素子の有す る容量に電荷がたまるまで、電流から変換される電圧の 値が安定しない。よって、低い階調から高い階調へ表示 に変換して保持し、該保持された電圧に応じた大きさの 50 が変化するのに時間がかかってしまう。また逆に、高い 階調から低い階調へ表示が変化する場合、発光素子の有 する容量が有する余分な電荷が放出されるまで、電流か ら変換される電圧の値が安定しない。よって、高い階調 から低い階調へ表示が変化するのに時間がかかってしま う。

【0038】具体的に図26(B)では、電流源37か ら供給される電流の値が変わったときに、TFT33の ゲート電圧が安定するのに時間がかかり、電流を書き込 む時間が長くなる。その結果、例えば、動画表示におい て残像が視認されてしまうことがある。よって、高速応 10 答で動画表示に向いているという発光素子の特徴を生か しきれない。

【0039】本発明は上述したことに鑑み、TFTの特 性の違いに起因する、画素間における発光素子の輝度の ばらつきをより抑えることができ、なおかつ残像が視認 されにくい、電流駆動型の発光装置の提供を課題とす る。

[0040]

【課題を解決するための手段】本発明の第1の構成の発 し、なおかつ該保持された電圧に応じた大きさの電流を 発光素子に流す第1の手段と、第1の手段において保持 された電圧に応じた大きさの電流を発光素子に流す第2 の手段とを、画素に備えている。

【0041】図1に本発明の第1の構成の画案が有する 手段と、その発光素子との関係をブロック図で示す。本 発明の画素90は、画素90に供給された電流を電圧に 変換して保持し、なおかつ該保持された電圧に応じた大 きさの電流を、画素90が有する発光素子93に流す第 1の手段91を有している。つまり第1の手段91は、 変換部でありかつ駆動部でもある。なお以下、第1の手 段91が有する駆動部を、駆動部Aと呼ぶ。また、画素 90は、第1の手段において変換され保持されている電 圧の大きさに応じて、電流を発光素子93に流す第2の 手段を備えている。以下、第2の手段92である駆動部 を駆動部Bと呼ぶ。

【0042】つまり、本発明の第1の構成の画素では、 変換部でもあり駆動部Aでもある第1の手段91からの 電流 I,と、駆動部Bである第2の手段92からの電流 1,とが、共に発光素子93に供給される。発光素子9 3は、電流 I,と電流 I,を合わせた大きさの電流によ り、その輝度が定められる。

【0043】本発明の第1の構成の画素においても、図 27 (A) に示した画素のように、第1の手段と第2の 手段のいずれか一方の手段の特性がずれることにより、 2つの手段における特性のパランスが崩れ、駆動部Bか ら発光素子に供給される電流 1,の大きさが所望の値に 保たれなくなることがある。しかし、変換部でも有り駆 動部Aでもある第2の手段91から、発光素子93に供 給される電流 I, は、特性のずれに左右されずに所望の 50 あてはまる。

値に保たれる。そして、発光素子には電流 I, と電流 I, を合わせた大きさの電流が供給されるため、特性のずれ に起因する発光素子に供給される電流量のばらつきを、 図27 (A) に示した画素に比べ約半分程度に抑えるこ とができる。よって、画素間の輝度のばらつきを抑える ことができる。

【0044】本発明の第2の構成の発光装置は、画案に

14

供給された電流を電圧に変換して保持する第1の手段 と、前記画素に供給された電流を電圧に変換して保持 し、なおかつ該保持された電圧に応じた大きさの電流を 発光素子に流す第2の手段とを、画素に備えている。 【0045】図36に本発明の第2の構成の画素が有す る手段と、その発光素子との関係をプロック図で示す。 本発明の画素60は、画素60に供給された電流を電圧 に変換して保持する第1の手段61を有している。以 下、第1の手段61である変換部を変換部Aと呼ぶ。ま た、画素60は、前記画素に供給された電流を電圧に変 換して保持し、なおかつ該保持された電圧に応じた大き さの電流を発光素子63に流す第2の手段62を有して 光装置は、画素に供給された電流を電圧に変換して保持 20 いる。つまり第2の手段62は、変換部でありかつ駆動 部でもある。なお以下、第2の手段62が有する変換部 を、変換部Bと呼ぶ。

> 【0046】つまり、本発明の第2の構成の画素では、 画素に供給された電流を第1の手段と第2の手段の両方 において電圧に変換し、該電圧に応じた電流 I, が、第 2の手段の駆動部から発光素子63に供給される。発光 素子63は、電流1、によりその輝度が定められる。

【0047】本発明の第2の構成の画素では、図27 (A) に示した画素のように、第1の手段と第2の手段 30 のいずれか一方の手段の特性がずれることにより、2つ の手段における特性のバランスが崩れ、駆動部から発光 素子に供給される電流 1,の大きさが所望の値に保たれ なくなることがある。しかし、2つの変換部A、Bを共 に用いることで変換された電圧を平均化することがで き、そして駆動部から発光素子に供給される電流 I, は 該平均化された電圧に応じた大きさであるので、特性の ずれに起因する発光素子に供給される電流量のばらつき を、図27(A)に示した画素に比べ約半分程度に抑え ることができる。よって、画素間の輝度のばらつきを抑 40 えることができる。また、画素に供給された電流は、電 流 I, よりも大きい。そのため、電流を書き込む時間を 短くすることができる。

【0048】なお、発光素子が完成する前の形態に相当 する素子基板は、上述した第1の手段及び第2の手段を 各画素に有していれば良く、発光素子を有していなくと も良い。具体的に素子基板は、発光素子の画素電極のみ が形成された状態であっても良いし、画素電極となる導 電膜を成膜した後であって、パターニングして画素電極 を形成する前の状態であっても良いし、あらゆる形態が

【0049】また、上記第1及び第2の構成の本発明の 画素では、第1の手段において画素に供給された電流を 電圧に変換する際に、画素に供給された電流は発光素子 に流れない。よって、供給された電流から変換された電 圧が安定するまでの時間は、発光索子の容量に左右され ない。したがって、図27(B)に示した画素と比べ て、供給された電流から変換される電圧が早く安定する ので、電流を書き込む時間を短くすることができ、動画 表示において残像が視認されてしまうのを防ぐことがで

15

【0050】また、従来と同様に、電流入力型の発光装 置の利点も兼ね備えている。すなわち、TFTの特性が 画素毎にばらついていても、電圧入力型の発光装置に比 べて画素間で発光素子の輝度にばらつきが生じるのを防 ぐことができる。また、図25に示した電圧入力型の画 素のTFT51を線形領域で動作させたときに比べて、 発光素子の劣化による輝度の低下を抑えることができ る。また、有機発光層の温度が外気温や発光パネル自身 が発する熱等に左右されても、発光素子の輝度が変化す るのを抑えることができ、また温度の上昇に伴って消費 20 ート電圧)をより確実に保持するために設けられている 電流が大きくなるのを防ぐことができる。

[0051]

【発明の実施の形態】 (実施の形態1) 図2に本発明の 発光パネルの構成を、ブロック図で示す。100は画案 部であり、複数の画素101がマトリクス状に形成され ている。また102は信号線駆動回路、103は走査線 駆動回路である。

【0052】なお図2では信号線駆動回路102と走査 線駆動回路103が、画素部100と同じ基板上に形成 線駆動回路102と走査線駆動回路103とが画素部1 00と異なる基板上に形成され、FPC等のコネクター を介して、画素部100と接続されていても良い。ま た、図2では信号線駆動回路102と走査線駆動回路1 03は1つづつ設けられているが、本発明はこの構成に 限定されない。信号線駆動回路102と走査線駆動回路 103の数は設計者が任意に設定することができる。

【0053】なお本明細書において接続とは、特に記載 のない限り電気的な接続を意味する。逆に、切り離すと は、接続していない状態を意味する。

【0054】また図2では、画素部100には、図示し ていないが、信号線S1~Sx、電源線V1~Vx、第 1走査線G1~Gy、第2走査線P1~Py、第3走査 線R1~Ryが設けられている。なお信号線と電源線の 数は必ずしも同じであるとは限らない。また、第1走査 線と、第2走査線と、第3走査線の数は必ずしも同じで あるとは限らない。またこれらの配線を必ず全て有して いなくとも良く、これらの配線の他に、別の異なる配線 が設けられていても良い。

【0055】電源線V1~Vxは所定の電圧に保たれて 50 【0065】発光素子104は陽極と陰極を有してお

いる。なお図2ではモノクロの画像を表示する発光装置 の構成を示しているが、本発明はカラーの画像を表示す る発光装置であっても良い。その場合、電源線V1~V xの電圧の高さを全て同じに保たなくても良く、対応す る色毎に変えるようにしても良い。

16

【0056】なお、本明細書において電圧とは、特に記 載のない限りグラウンドとの電位差を意味する。

【0057】図3に、図2で示した画素101の詳しい 構成を示す。図3に示す画素101は、信号線Si(S 10 1~Sxのうちの1つ)、第1走査線Gj (G1~Gy のうちの1つ)、第2走査線Pj (P1~Pyのうちの 1つ)、第3走査線Rj(R1~Ryのうちの1つ)及 び電源線Vi(V1~Vxのうちの1つ)を有してい

【0058】また画素101は、トランジスタTr1、 トランジスタTr2、トランジスタTr3、トランジス タTr4、トランジスタTr5、発光索子104及び保 持容量105を有している。保持容量105はトランジ スタTr1及びTr2のゲートとソースの間の電圧(ゲ が、必ずしも設ける必要はない。

【0059】トランジスタTr3のゲートは第1走査線 Gjに接続されている。そしてトランジスタTr3のソ ースとドレインは、一方は信号線Siに接続されてお り、もう一方はトランジスタTrlのドレインに接続さ れている。

【0060】なお本明細書では、nチャネル型トランジ スタのソースに与えられる電圧は、ドレインに与えられ る電圧よりも低いものとする。また、pチャネル型トラ されているが、本発明はこの構成に限定されない。信号 30 ンジスタのソースに与えられる電圧は、ドレインに与え られる電圧よりも高いものとする。

> 【0061】トランジスタTr4のゲートは、第2走査 線Pjに接続されている。そしてトランジスタTr4の ソースとドレインは、一方は信号線Siに、もう一方は トランジスタTr1のゲート及びトランジスタTr2の ゲートに接続されている。

【0062】トランジスタTr5のゲートは、第3走査 線Rjに接続されている。そしてトランジスタTr5の ソースとドレインは、一方はトランジスタTr1のドレ 40 インに、もう一方はトランジスタTr2のドレインに接 続されている。

【0063】トランジスタTr1とトランジスタTr2 のゲートは、互いに接続されている。トランジスタTェ 1とトランジスタTr2のソースは、共に電源線Viに 接続されている。そして、トランジスタTr2のドレイ・ ンは、発光素子104の画素電極に接続されている。

【0064】保持容量105が有する2つの電極は、一 方はトランジスタTr1とトランジスタTr2のゲート に、もう一方は電源線Viに接続されている。

り、本明細書では、陽極を画素電極として用いる場合は 陰極を対向電極と呼び、陰極を画素電極として用いる場 合は陽極を対向電極と呼ぶ。

【0066】電源線Viの電圧(電源電圧)は一定の高 さに保たれている。また対向電極の電圧も、一定の高さ に保たれている。

【0067】なお、トランジスタTr1及びTr2はn チャネル型トランジスタとpチャネル型トランジスタの どちらでも良い。ただし、トランジスタTr1及びTr い、陰極を対向電極として用いる場合、トランジスタT r1及びTr2はpチャネル型トランジスタであるのが 望ましい。逆に、陽極を対向電極として用い、陰極を画 素電極として用いる場合、トランジスタT r 1 及びT r 2はnチャネル型トランジスタであるのが望ましい。

【0068】トランジスタTr3、Tr4、Tr5は、 nチャネル型トランジスタとpチャネル型トランジスタ のどちらでも良い。

【0069】次に、本実施の形態の発光装置の動作につ いて、図4、図5を用いて説明する。本発明の第1の構 20 輝度で発光素子104は発光する。発光素子に流れる電 成の発光装置の動作は、各ラインの画素毎に書き込み期 間Taと表示期間Tdとに分けて説明することができ る。図4に、第1~3走査線のタイミングチャートを示 す。走査線が選択されている期間、言いかえると該走査 線にゲートが接続されているトランジスタが全てオンの 状態にある期間は、ONで示す。逆に、走査線が選択さ れていない期間、言いかえると該走査線にゲートが接続 されているトランジスタが全てオフの状態にある期間 は、OFFで示す。また図5は、書き込み期間Taと表 Tr2の接続を、簡単に示した図である。

【0070】まず、1ライン目の画素において書き込み 期間Taが開始される。書き込み期間Taが開始される と、第1走査線G1、第2走査線P1が選択される。よ って、トランジスタTr3とトランジスタTr4がオン になる。なお、第3走査線R1は選択されていないの で、トランジスタTr5はオフになっている。

【0071】そして、信号線駆動回路102に入力され るビデオ信号に基づき、信号線S1~Sxと電源線V1 ~Vxの間に、それぞれビデオ信号に応じた電流(以 下、信号電流 I c) が流れる。なお本明細書において信 号電流Icを信号電流と呼ぶ。

【0072】図5(A)に、書き込み期間Taにおい て、信号線SIにピデオ信号に応じた信号電流Icが流 れた場合の、画素101の概略図を示す。106は対向 電極に電圧を与える電源との接続用の端子を意味してい る。また、107は信号線駆動回路102が有する定電 流源を意味する。

【0073】トランジスタTr3はオンの状態にあるの

れると、信号電流IcはトランジスタTrlのドレイン とソースの間に流れる。このときトランジスタT r 1 は、ゲートとドレインが接続されているので飽和領域で 動作しており、式1が成り立つ。よって、トランジスタ Trlのゲート電圧Vcsは電流値Icによって定まる。 【0074】そしてトランジスタTr2のゲートは、ト ランジスタT r 1 のゲートに接続されている。また、ト ランジスタT r 2のソースは、トランジスタT r 1のソ ースに接続されている。したがって、トランジスタTr 2の極性は同じである。なお、陽極を画素電極として用 10 1のゲート電圧は、そのままトランジスタTr2のゲー ト電圧となる。よって、トランジスタTr2のドレイン 電流は、トランジスタTr1のドレイン電流に比例す る。特に、μC。W/L及びV_T。が互いに等しいとき、 トランジスタTr1とトランジスタTr2のドレイン電 流は互いに等しくなり、I1=Icとなる。

> 【0075】そして、トランジスタTr2のドレイン電 流 1,は発光素子104に流れる。発光素子に流れる電 流は、定電流源107において定められた信号電流Ic に応じた大きさであり、流れる電流の大きさに見合った 流が0に限りなく近かったり、発光素子に流れる電流が 逆バイアスの方向に流れたりする場合は、発光素子10 4は発光しない。

【0076】1ライン目の画案においてむき込み期間下 aが終了すると、第1走査線G1、第2走査線P1の選 択が終了する。このとき、第2走査線P1の選択が、第 1 走査線G1よりも先に終了するのが望ましい。なぜな らトランジスタTr3が先にオフになってしまうと、保 持容量105の電荷がTr4を通って漏れてしまうから 示期間TdにおけるトランジスタTr1とトランジスタ 30 である。そして、2ライン目の画素において書き込み期 間Taが開始され、第1走査線G2、第2走査線P2が 選択される。よって、2ライン目の画素においてトラン ジスタT r 3とトランジスタT r 4がオンになる。そし て、第3走査線R2は選択されていないので、トランジ スタT r 5 はオフになる。

> 【0077】そして、信号線駆動回路102に入力され るビデオ信号に基づき、信号線S1~Sxと電源線V1 ~Vxの間に信号電流 I c が流れる。そして、信号電流 Icに応じた大きさの電流が発光素子104に流れ、該 40 電流の大きさに従って発光素子104が発光する。

【0078】次に、2ライン目の画素において書き込み 期間Taが終了し、その後、2ライン目からyライン目 の画素まで順に書き込み期間Taが開始され、上述した 動作が繰り返される。

【0079】一方、1ライン目の画素において書き込み 期間Taが終了すると、次に表示期間Tdが開始され る。表示期間Tdが開始されると、第3走査線R1が選 択され、1ライン目の画素においてトランジスタTr5 がオンになる。なお、第1走査線G1及び第2走査線P で、信号線Siにビデオ信号に応じた信号電流Icが流 50 1は選択されていないので、トランジスタTr3及びT r 4はオフになっている。

【0080】図5 (B) に、表示期間Tdにおける画素 の概略図を示す。トランジスタTr3及びトランジスタ Tr4はオフの状態にある。また、トランジスタTr1 及びトランジスタTr2のソースは電源線ViC接続さ れており、一定の電圧(電源電圧)が与えられている。 【0081】一方トランジスタTr1、Tr2において は、書き込み期間Taにおいて定められたVcsがそのま ま保持されている。そのため、トランジスタTr1のド レイン電流 I,と、トランジスタTr2のドレイン電流 I,の値は、共に信号電流 I c に応じた大きさに維持さ れたままである。また、トランジスタTr5がオンなの で、トランジスタTr1のドレイン電流 I」と、トラン ジスタTr2のドレイン電流 I,は、共に発光素子10 4に流れる。よって、ドレイン電流 I, と、ドレイン電 流 I,を合わせた電流の大きさに見合った輝度で、発光 索子104は発光する。

19

【0082】そして2ライン目の画素において書き込み期間Taが終了すると、次に2ライン目の画素において表示期間Tdが開始される。そして1ライン目の画素と 20同様に、第3走査線R2が選択され、トランジスタTr5がオンになる。なお、第1走査線G2及び第2走査線P2は選択されていないので、トランジスタTr3及びTr4はオフになっている。そして、ドレイン電流 I、と、ドレイン電流 I、を合わせた電流が発光素子104に流れ、該発光素子に流れる電流の大きさに見合った輝度で、発光素子104は発光する。

【0083】そして、2ライン目の画素において表示期間Tdが開始されると、その後、3ライン目からyライン目の画素まで順に表示期間Tdが開始され、上述した 30動作が繰り返される。

【0084】書き込み期間Taと、表示期間Tdが終了すると1フレーム期間が終了する。1つのフレーム期間において1つの画像が表示される。そして、次のフレーム期間が開始され、再び書き込み期間Taが開始されて、上述した動作が繰り返される。

【0085】なお、発光素子に流れる電流の大きさに見合った輝度で発光素子104が発光するので、各画素の階調は、表示期間Tdにおける発光素子に流れる電流の大きさで決まる。なお、書き込み期間Taにおいても、ドレイン電流I、の大きさに見合った輝度で発光しているが、その階調に与える影響は、実際のパネルでは無視できる程度に小さいと考えられる。なぜなら、例えばVGAだと480ラインの画素が画素部に設けられており、1ラインの画素の書き込み期間Taは1フレーム期間の1/480程度と非常に小さいからである。もちろん、書き込み期間Taにおける発光素子に流れる電流の階調への影響を考慮に入れて、信号電流Icの大きさを補正するようにしても良い。

【0086】本発明の第1の構成の画案では、表示期間 50 構成を示す。図6に示す画案101は、信号線Si(S

において発光素子に流れる電流はドレイン電流 I_1 と、ドレイン電流 I_2 の和である。よって、発光素子に流れる電流がドレイン電流 I_3 のみに依存していない。そのため、トランジスタT I_3 1 とトランジスタT I_4 2 の特性がずれて、トランジスタT I_4 1 のドレイン電流 I_4 1 に対するトランジスタT I_4 2 のドレイン電流 I_4 3 の比が画素間で異なっても、発光素子に流れる電流の値が画素間でずれるのを抑え、輝度のばらつきが視認されるのを防ぐことができる。

20

【0087】また、本発明の画素では、書き込み期間TaにおいてトランジスタTr1のドレイン電流は発光素子に流れていない。よって信号線駆動回路によって画素に電流が供給され、トランジスタTr1のドレイン電流が流れることでゲート電圧が変化しはじめてから、その値が安定するまでの時間は、発光素子の容量に左右されない。したがって、従来の画素と比べて、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を短くすることができ、動画表示において残像が視認されてしまうのを防ぐことができる。

【0088】また、従来と同様に、電流入力型の発光装置の利点も兼ね備えている。すなわち、TFTの特性が画素毎にばらついていても、電圧入力型の発光装置に比べて画素間で発光素子の輝度にばらつきが生じるのを防ぐことができる。また、図25に示した電圧入力型の画素のTFT51を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴って消費電流が大きくなるのを防ぐことができる。

【0089】なお、本実施の形態において、トランジスタTr4のソースとドレインは、一方は信号線Siに、もう一方はトランジスタTr1のゲート及びトランジスタTr2のゲートに接続されている。しかし本実施の形態はこの構成に限定されない。本発明の第1の構成の画素は、書き込み期間TaにおいてトランジスタTr1のゲートとドレインを接続し、表示期間においてトランジスタTr1のゲートとドレインを切り離すことができるように、トランジスタTr4が他の素子または配線と接40 続されていれば良い。

【0090】つまり、Tr3、Tr4、Tr5は、Taでは図5(A)のように接続され、Tdでは図5(B)のように接続されていれば良い。また、Gj、Pj、Rjは3本が別の配線となっているが、まとめT1本やT12本にしても良い。

【0091】(実施の形態2)本実施の形態では、図2に示した発光装置が有する画素101の、図3とは異なる構成について説明する。

【0092】図6に、図2で示した画素101の詳しい 構成を示す。図6に示す画素101は、信号線Si(S

1~Sxのうちの1つ)、第1走査線Gj (G1~Gy のうちの1つ)、第2走査線Pj (P1~Pyのうちの 1つ)、第3走査線Ri (R1~Ryのうちの1つ)及 び電源線Vi(V1~Vxのうちの1つ)を有してい る。

【0093】また画素101は、トランジスタTr1、 トランジスタTr2、トランジスタTr3、トランジス タTr4、トランジスタTr5、トランジスタTr6、 発光素子214及び保持容量215を有している。保持 圧をより確実に保持するために設けられているが、必ず しも設ける必要はない。

【0094】トランジスタTr3のゲートは第1走査線 Gjに接続されている。そしてトランジスタTr3のソ ースとドレインは、一方は信号線Siに接続されてお り、もう一方はトランジスタTr1及びTr2のソース に接続されている。

【0095】トランジスタTr4のゲートは、第2走査 線Pjに接続されている。そしてトランジスタTr4の ソースとドレインは、一方は電源線 Viに、もう一方は 20 トランジスタTr1及びTr2のゲートに接続されてい

【0096】トランジスタTr5のゲートは、第3走査 線Rjに接続されている。そしてトランジスタTr5の ソースとドレインは、一方はトランジスタTr1及びT r 2のソースに、もう一方は発光素子214の画素電極 に接続されている。

【0097】トランジスタTr6のゲートは、第3走査 線Rjに接続されている。そしてトランジスタTr6の ソースとドレインは、一方は電源線に、もう一方はトラ 30 ンジスタTr2のドレインに接続されている。

【0098】トランジスタTr1とトランジスタTr2 のゲートは、互いに接続されている。そして、トランジ スタTrlのドレインは、電源線Viに接続されてい

【0099】保持容量215が有する2つの電極は、一 方はトランジスタTr1及びTr2のゲートに、もう一 方はトランジスタTr1及びTr2のソースに接続され ている。

さに保たれている。また対向電極の電圧も、一定の高さ に保たれている。

【0101】なお、トランジスタTr1及びTr2はn チャネル型トランジスタとpチャネル型トランジスタの どちらでも良い。ただし、トランジスタTrl及びTr 2の極性は同じである。なお、陽極を画素電極として用 い、陰極を対向電極として用いる場合、トランジスタT r1及びTr2はnチャネル型トランジスタであるのが 望ましい。逆に、陽極を対向電極として用い、陰極を画

2はpチャネル型トランジスタであるのが望ましい。 【0102】トランジスタTr3、Tr4、Tr5、T r6は、nチャネル型トランジスタとpチャネル型トラ ンジスタのどちらでも良い。ただし、トランジスタTr 5とTr6は共にゲートが第3走査線Rjに接続されて いるため、その極性を同じにする。トランジスタTr5 のゲートとTr6のゲートが同じ配線に接続されていな い場合、その極性は同じでなくとも良い。

22

【0103】次に、本実施の形態の発光装置の動作につ 容量215はトランジスタTr1及びTr2のゲート電 10 いて説明する。図6に示した画素を有する発光装置の動 作は、図3に示した画素の場合と同様に、書き込み期間 Taと表示期間Tdとに分けて説明することが可能であ る。

> 【0104】また、第1~3走査線に印加される電圧に ついては、図4に示したタイミングチャートを参照する ことができる。また図7は、図6に示した画素の、書き 込み期間Taと表示期間TdにおけるトランジスタTr 1とトランジスタTr2の接続を、簡単に示した図であ

【0105】まず、1ライン目の画素において書き込み 期間Taが開始される。書き込み期間Taが開始される と、第1走査線G1、第2走査線P1が選択される。よ って、トランジスタTr3、Tr4がオンになる。な お、第3走査線R1は選択されていないので、トランジ スタTr5、Tr6はオフになっている。

【0106】そして、信号線駆動回路102に入力され るビデオ信号に基づき、信号線S1~Sxと電源線V1 ~Vxの間に、それぞれビデオ信号に応じた信号電流 I cが流れる。

【0107】図7(A)に、書き込み期間Taにおい て、信号線Siに信号電流Icが流れた場合の、画素1 01の概略図を示す。216は対向電極に電圧を与える 電源との接続用の端子を意味している。また、217は 信号線駆動回路102が有する定電流源を意味する。

【0108】トランジスタTr3はオンの状態にあるの で、信号線Siに信号電流Ісが流れると、信号電流Ⅰ cはトランジスタTrlのドレインとソースの間に流れ る。このときトランジスタTr1は、ゲートとドレイン が接続されているので飽和領域で動作しており、式1が 【0100】電源線Viの電圧(電源電圧)は一定の高 40 成り立つ。よって、トランジスタTrlのゲート電圧V cs は電流値Icによって定まる。

> 【0109】そして、トランジスタTr2のゲートは、 トランジスタTr1のゲートに接続されている。また、 トランジスタTr2のソースは、トランジスタTr1の ソースに接続されている。したがって、トランジスタT r1のゲート電圧は、そのままトランジスタTr2のゲ ート電圧となる。

【0110】なお、書き込みTaでは、トランジスタT r2のドレインは、他の配線及び電源等から電圧が与え 素電極として用いる場合、トランジスタTr1及びTr 50 られていない、所謂フローティングの状態にある。従っ

23 て、トランジスタTr2にドレイン電流は流れない。

【0111】1ライン目の画素において書き込み期間T aが終了すると、第1走査線G1、第2走査線P1の選 択が終了する。このとき、第2走査線P1の選択が、第 1 走査線G1よりも先に終了するのが望ましい。なぜな らトランジスタTr3が先にオフになってしまうと、保 持容量215の電荷がTr4を通って漏れてしまうから である。そして、2ライン目の画素において書き込み期 間Taが開始され、第1走査線G2、第2走査線P2が ジスタT r 3とトランジスタT r 4がオンになる。そし て、第3走査線R2は選択されていないので、トランジ スタTr5、Tr6はオフになる。

【0112】そして、信号線駆動回路102に入力され るビデオ信号に基づき、信号線S1~Sxと電源線V1 ~Vxの間に信号電流Icが流れる。そして、信号電流 IcによってトランジスタTrlのゲート電圧が定めら れる。

【0113】そして、2ライン目の画素において書き込 み期間Taが終了し、その後、3ライン目からyライン 20 において1つの画像が表示される。そして、次のフレー 目の画案まで順に書き込み期間Taが開始され、上述し た動作が繰り返される。

【0114】一方、1ライン目の画素において書き込み 期間Taが終了すると、次に表示期間Tdが開始され る。表示期間Tdが開始されると、第3走査線R1が選 択される。よって、1ライン目の画素においてトランジ スタT r 5、T r 6 がオンになる。なお、第1 走査線 G 1及び第2走査線P1は選択されていないので、トラン ジスタTr3及びTr4はオフになっている。

の概略図を示す。トランジスタTr3及びトランジスタ Tr4はオフの状態にある。また、トランジスタTr1 及びトランジスタTr2のドレインは電源線Viに接続 されており、一定の電圧(電源電圧)が与えられてい

【0116】一方トランジスタTr1、Tr2において は、書き込み期間Taにおいて定められたVcsがそのま ま保持されている。よって、トランジスタTr1と同じ ゲート電圧がトランジスタTr2に与えられる。さら r2のドレインは電源線Viに接続されるので、トラン ジスタTr2のドレイン電流は、トランジスタTr1の ドレイン電流に比例する大きさになる。特に、μC。W /L及びV_rが互いに等しいとき、トランジスタTr1 とトランジスタTr2のドレイン電流は互いに等しくな り、 $I_1 = I_1 = I_1 c$ となる。

[0117] また、トランジスタTr5がオンなので、 トランジスタTr1のドレイン電流 I, と、トランジス タTr2のドレイン電流 I,は、共に発光素子に流れる 電流として発光素子214に流れる。よって、表示期間 50 べて画素間で発光素子の輝度にばらつきが生じるのを防

Tdでは、ドレイン電流 I, と、ドレイン電流 I, を合わ せた大きさの電流が発光素子214に流れ、該発光素子 に流れる電流の大きさに見合った輝度で、発光素子21 4が発光する。

【0118】そして1ライン目の画素において表示期間 Tdが開始されると、次に2ライン目の画案において表 示期間Tdが開始される。そして1ライン目の画素と同 様に、第3走査線R2が選択され、トランジスタTr 5、Tr6がオンになる。なお、第1走査線G2及び第 選択される。よって、2ライン目の画素においてトラン 10 2走査線 P2は選択されていないので、トランジスタT r3及びTr4はオフになっている。よって、ドレイン 電流 I,と、ドレイン電流 I,を合わせた電流の大きさに 見合った輝度で、発光素子214は発光する。

> 【0119】そして、2ライン目の画案において表示期 間Tdが開始された後、3ライン目からyライン目の画 素まで順に表示期間Tdが開始され、上述した動作が繰 り返される。

> 【0120】書き込み期間Taと、表示期間Tdが終了 すると1フレーム期間が終了する。1つのフレーム期間 ム期間が開始され、再び書き込み期間Taが開始され て、上述した動作が繰り返される。

> 【0121】なお、発光素子に流れる電流の大きさに見 合った輝度で発光素子214が発光するので、各画素の 階調は、表示期間Tdにおける発光素子に流れる電流の 大きさで決まる。

【0122】本発明の第1の構成の画素では、表示期間 において発光素子に流れる電流はドレイン電流I」と、 ドレイン電流 1. の和である。よって、発光素子に流れ 【0115】図7(B)に、表示期間Tdにおける画素 30 る電流がドレイン電流 I:のみに依存していない。その ため、トランジスタTr1とトランジスタTr2の特性 がずれて、トランジスタTr1のドレイン電流 I, に対 するトランジスタTr2のドレイン電流 I.の比が画素 間で異なっても、発光素子に流れる電流の値が画素間で ずれるのを抑え、輝度のばらつきが視認されるのを防ぐ ことができる。

【0123】また、本発明の画素では、書き込み期間T aにおいてトランジスタTr1のドレイン電流は発光素 子に流れていない。よって信号線駆動回路によって画素 に、トランジスタTr6がオンになり、トランジスタT 40 に電流が供給され、トランジスタTr1のドレイン電流 が流れることでゲート電圧が変化しはじめてから、その 値が安定するまでの時間は、発光素子の容量に左右され ない。したがって、従来の画素と比べて、供給された電 流から変換される電圧が早く安定するので、電流を書き 込む時間を短くすることができ、動画表示において残像 が視認されてしまうのを防ぐことができる。

> 【0124】また、従来と同様に、電流入力型の発光装 置の利点も兼ね備えている。すなわち、TFTの特性が 画素毎にばらついていても、電圧入力型の発光装置に比

26

ぐことができる。また、図25に示した電圧入力型の画 素のTFT51を線形領域で動作させたときに比べて、 発光素子の劣化による輝度の低下を抑えることができ る。また、有機発光層の温度が外気温や発光パネル自身 が発する熱等に左右されても、発光素子の輝度が変化す るのを抑えることができ、また温度の上昇に伴って消費 電流が大きくなるのを防ぐことができる。

【0125】なお、本実施の形態において、トランジス タT r 4 のソースとドレインは、一方はトランジスタT r 1のドレインに、もう一方はトランジスタTr 1のゲ 10 ている。 ート及びトランジスタTr2のゲートに接続されてい る。しかし本実施の形態はこの構成に限定されない。本 発明の第1の構成の画素は、書き込み期間Taにおいて トランジスタTr1のゲートとドレインを接続し、表示 期間TdにおいてトランジスタTr1のゲートとドレイ ンを切り離すことができるように、トランジスタTr4 が他の素子または配線と接続されていれば良い。

[0126] つまり、Tr3、Tr4、Tr5、Tr6 は、Taでは図7(A)のように接続され、Tdでは図 7 (B) のように接続されていれば良い。また、Gj、 Pj、Rjは3本が別の配線となっているが、まとめて 1本や2本にしても良い。

【0127】また、トランジスタTr5は、書き込み期 間Taにおいて信号電流IcとトランジスタTr1のド レイン電流I」を等しい値に近づけるために設けられて いる。トランジスタTr5のソースとドレインは、一方 はトランジスタTr1及びTr2のソースに、もう一方 は発光素子214の画素電極に必ずしも接続している必 要はない。トランジスタTr5は、書き込み期間Taに おいて、トランジスタTr2のソースが発光素子214 30 の画素電極と信号線Siとのいずれか一方に接続される ように、他の配線または素子と接続していれば良い。

【0128】つまり、TaにおいてTr1を流れる電流 は全て電流源で制御されていれば良い。Tdにおいては T r 1 と T r 2 を流れる電流は発光素子に流れれば良

【0129】(実施の形態3)本実施の形態では、図2 に示した発光装置が有する画素101の、図3、図6と は異なる構成について説明する。本実施の形態は図6に らか一方だけ変えても良い。

【0130】図8に、図2で示した画素101の詳しい 構成を示す。図8に示す画素101は、信号線Si(S 1~Sxのうちの1つ)、第1走査線Gj (G1~Gy のうちの1つ)、第2走査線Pj (P1~Pyのうちの 1つ)、第3走査線Rj (R1~Ryのうちの1つ)及 び電源線Vi (V1~Vxのうちの1つ)を有してい

【0131】また画素101は、トランジスタTr1、

タT r 4、トランジスタT r 5、トランジスタT r 6、 発光素子224及び保持容量225を有している。保持 容量225はトランジスタTrl及びTr2のゲート電 圧をより確実に保持するために設けられているが、必ず しも設ける必要はない。

【0132】トランジスタTr3のゲートは第1走査線 Gjに接続されている。そしてトランジスタTr3のソ ースとドレインは、一方は信号線Siに接続されてお り、もう一方はトランジスタTr1のソースに接続され

【0133】トランジスタTr4のゲートは、第2走査 線Piに接続されている。そしてトランジスタTr4の ソースとドレインは、一方は電源線Viに、もう一方は トランジスタTr1及びTr2のゲートに接続されてい

【0134】トランジスタTr6のゲートは、第3走査 線Rjに接続されている。そしてトランジスタTr6の ソースとドレインは、一方はトランジスタTr2のソー スに、もう一方は発光素子224の画素電極に接続され 20 ている。

【0135】トランジスタTr5のゲートは、第3走査 線Rjに接続されている。そしてトランジスタTr5の ソースとドレインは、一方はトランジスタTェ1のソー スに、もう一方は発光素子224の画素電極に接続され

【0136】トランジスタTr1とトランジスタTr2 のゲートは、互いに接続されている。トランジスタTr 1及びTr2のドレインは、電源線Viに接続されてい る。

【0137】保持容量225が有する2つの電極は、一 方はトランジスタTr1及びTr2のゲートに、もう一 方はトランジスタTr1のソースに接続されている。

【0138】電源線Viの電圧(電源電圧)は一定の高 さに保たれている。また対向電極の電圧も、一定の高さ に保たれている。

【0139】なお、トランジスタTr1及びTr2はn チャネル型トランジスタとpチャネル型トランジスタの どちらでも良い。ただし、トランジスタTr1及びTr 2の極性は同じである。なお、陽極を画素電極として用 おけるTr5とTr6の位置を変えたものである。どち 40 い、陰極を対向電極として用いる場合、トランジスタT r1及びTr2はnチャネル型トランジスタであるのが 望ましい。逆に、陽極を対向電極として用い、陰極を画 素電極として用いる場合、トランジスタTr1及びTr 2はpチャネル型トランジスタであるのが望ましい。

【0140】トランジスタTr3、Tr4、Tr5、T r6は、nチャネル型トランジスタとpチャネル型トラ ンジスタのどちらでも良い。ただし、トランジスタTr 5とTr6は共にゲートが第3走査線Rjに接続されて いるため、その極性を同じにする。トランジスタTr5 トランジスタTr2、トランジスタTr3、トランジス 50 のゲートとTr6のゲートが同じ配線に接続されていな い場合、その極性は同じでなくとも良い。

【0141】次に、本実施の形態の発光装置の動作につ いて説明する。図8に示した画素を有する発光装置の動 作は、図3、図6に示した画素の場合と同様に、書き込 み期間Taと表示期間Tdとに分けて説明することが可 能である。

【0142】また、第1~3走査線に印加される電圧に ついては、図4に示したタイミングチャートを参照する ことができる。また図9は、図8に示した画素の、書き 込み期間Taと表示期間TdにおけるトランジスタTr 10 た動作が繰り返される。 1とトランジスタTr2の接続を、簡単に示した図であ る.

【0143】まず、1ライン目の画素において書き込み 期間Taが開始される。書き込み期間Taが開始される と、第1走査線G1、第2走査線P1が選択される。よ って、トランジスタTr3、Tr4がオンになる。な お、第3走査線R1は選択されていないので、トランジ スタT r 5、T r 6 はオフになっている。

【0144】そして、信号線駆動回路102に入力され ~Vxの間に、それぞれビデオ信号に応じた信号電流 I cが流れる。

【0145】図9(A)に、書き込み期間Taにおい て、信号線Siに信号電流Icが流れた場合の、画素1 01の概略図を示す。226は対向電極に電圧を与える 電源との接続用の端子を意味している。また、227は 信号線駆動回路102が有する定電流源を意味する。

【0146】トランジスタTr3はオンの状態にあるの で、信号線Siに信号電流Icが流れると、信号電流I る。このときトランジスタTr1は、ゲートとドレイン が接続されているので飽和領域で動作しており、式1が 成り立つ。よって、トランジスタTrlのゲート電圧V ιs は電流値Ιcによって定まる。

【0147】なお、書き込み期間Taでは、トランジス タTr6がオフであるので、トランジスタTr2のソー スは、他の配線及び電源等から電圧が与えられていな い、所謂フローティングの状態にある。従って、トラン ジスタTr2にドレイン電流は流れない。

aが終了すると、第1走査線G1、第2走査線P1の選 択が終了する。このとき、第2走査線P1の選択が、第 1走査線G1よりも先に終了するのが望ましい。なぜな らトランジスタTr3が先にオフになってしまうと、保 持容量225の電荷がTr4を通って漏れてしまうから である。そして、2ライン目の画素において書き込み期 間Taが開始され、第1走査線G2、第2走査線P2が 選択される。よって、2ライン目の画素においてトラン ジスタTr3とトランジスタTr4がオンになる。そし て、第3走査線R2は選択されていないので、トランジ 50 5、Tr6がオンになる。なお、第1走査線G2及び第

スタTr5、Tr6はオフになる。

【0149】そして、信号線駆動回路102に入力され るビデオ信号に基づき、信号線S1~Sxと電源線V1 ~Vxの間に信号電流Icが流れる。そして、信号電流 IcによってトランジスタTrlのゲート電圧が定めら

28

【0150】そして、2ライン目の画素において書き込 み期間Taが終了し、その後、3ライン目からyライン 目の画素まで順に書き込み期間Taが開始され、上述し

【0151】一方、1ライン目の画素において書き込み 期間Taが終了すると、次に表示期間Tdが開始され る。表示期間Tdが開始されると、第3走査線R1が選 択される。よって、1ライン目の画素においてトランジ スタT r 5、T r 6がオンになる。なお、第1走査線G 1及び第2走査線P1は選択されていないので、トラン ジスタTr3及びTr4はオフになっている。

【0152】図9 (B) に、表示期間Tdにおける画素 の概略図を示す。トランジスタTr3及びトランジスタ るビデオ信号に基づき、信号線 $S1\sim Sx$ と電源線V120 Tr4はオフの状態にある。また、トランジスタTr1及びトランジスタTr2のドレインは電源線Viに接続 されており、一定の電圧(電源電圧)が与えられてい

【0153】一方トランジスタTr1においては、書き 込み期間Taにおいて定められたVcsがそのまま保持さ れている。そして、トランジスタTr2のゲートは、ト ランジスタTr1のゲートに接続されている。また、ト ランジスタT r 2のソースは、トランジスタT r 1のソ ースに接続されている。よって、トランジスタTr1の cはトランジスタTr1のドレインとソースの間に流れ 30 ゲート電圧は、そのままトランジスタTr2のゲート電 圧となる。さらに、トランジスタTr2のドレインは電 源線Viに接続されているので、トランジスタTr2の ドレイン電流 I,は、トランジスタTr 1 のドレイン電 流に比例する大きさになる。特に、 μ C。W/L及びV тнが互いに等しいとき、トランジスタTr 1 とトランジ スタTr2のドレイン電流は互いに等しくなり、I₁= $I_1 = I_1 \subset \mathcal{L}$ となる。

【0154】また、トランジスタTr5がオンなので、 トランジスタTr1のドレイン電流 I₁と、トランジス 【0148】1ライン目の画素において書き込み期間T 40 夕Tr2のドレイン電流 1,は、共に発光素子に流れる 電流として発光素子224に流れる。よって、表示期間 Tdでは、ドレイン電流 I, と、ドレイン電流 I, を合わ せた大きさの電流が発光素子224に流れ、該発光素子 に流れる電流の大きさに見合った輝度で、発光素子22 4が発光する。

> 【0155】そして1ライン目の画素において表示期間 Tdが開始されると、次に2ライン目の画素において表 示期間Tdが開始される。そして1ライン目の画素と同 様に、第3走査線R2が選択され、トランジスタTr

2 走査線 P 2 は選択されていないので、トランジスタT r 3及びTr 4はオフになっている。よって、ドレイン 電流 I, と、ドレイン電流 I, を合わせた電流の大きさに 見合った輝度で、発光素子214は発光する。

29

【0156】そして、2ライン目の画素において表示期 間Tdが開始されると、3ライン目からyライン目の画 素まで順に表示期間Tdが開始され、上述した動作が繰 り返される。

【0157】書き込み期間Taと、表示期間Tdが終了 において1つの画像が表示される。そして、次のフレー ム期間が開始され、再び書き込み期間Taが開始され て、上述した動作が繰り返される。

【0158】なお、発光素子に流れる電流の大きさに見 合った輝度で発光素子224が発光するので、各画素の 階調は、表示期間Tdにおける発光素子に流れる電流の 大きさで決まる。

【0159】本発明の第1の構成の画素では、表示期間 において発光素子に流れる電流はドレイン電流 I,と、 ドレイン電流 1:の和である。よって、発光素子に流れ 20 る電流がドレイン電流 I₁のみに依存していない。その ため、トランジスタT r 1 とトランジスタT r 2 の特性 がずれて、トランジスタTr1のドレイン電流工に対 するトランジスタTr2のドレイン電流 1,の比が画素 間で異なっても、発光素子に流れる電流の値が画素間で ずれるのを抑え、輝度のばらつきが視認されるのを防ぐ ことができる。

【0160】また、本発明の画素では、書き込み期間T aにおいてトランジスタTrlのドレイン電流は発光素 子に流れていない。よって信号線駆動回路によって画素 30 り、もう一方はトランジスタTr1のドレインに接続さ に電流が供給され、トランジスタTr1のドレイン電流 が流れることでゲート電圧が変化しはじめてから、その 値が安定するまでの時間は、発光素子の容量に左右され ない。したがって、従来の画素と比べて、供給された電 流から変換される電圧が早く安定するので、電流を書き 込む時間を短くすることができ、動画表示において残像 が視認されてしまうのを防ぐことができる。

【0161】また、従来と同様に、電流入力型の発光装 置の利点も兼ね備えている。すなわち、TFTの特性が 画素毎にばらついていても、電圧入力型の発光装置に比 40 ンに、もう一方はトランジスタTr2のドレインに接続 べて画素間で発光索子の輝度にばらつきが生じるのを防 ぐことができる。また、図25に示した電圧入力型の画 素のTFT51を線形領域で動作させたときに比べて、 発光素子の劣化による輝度の低下を抑えることができ る。また、有機発光層の温度が外気温や発光パネル自身 が発する熱等に左右されても、発光索子の輝度が変化す るのを抑えることができ、また温度の上昇に伴って消費 電流が大きくなるのを防ぐことができる。

【0162】なお、本実施の形態において、トランジス タTr4のソースとドレインは、一方はトランジスタT 50 ている。

r 1のドレインに、もう一方はトランジスタTr 1のゲ ート及びトランジスタTr2のゲートに接続されてい る。しかし本実施の形態はこの構成に限定されない。本 発明の第1の構成の画素は、書き込み期間Taにおいて トランジスタTr1のゲートとドレインを接続し、表示 期間においてトランジスタTr1のゲートとドレインを 切り離すことができるように、トランジスタTr4が他 の素子または配線と接続されていれば良い。

30

[0163] つまり、Tr3、Tr4、Tr5、Tr6 すると1フレーム期間が終了する。1つのフレーム期間 10 は、Taでは図9(A)のように接続され、Tdでは図 9 (B) のように接続されていれば良い。また、Gj、 Pj、Rjは3本が別の配線となっているが、まとめて 1本や2本にしても良い。

> 【0164】 TaにおいてTr1を流れる電流は全て電 流源で制御されていれば良い。TdにおいてはTr1と Tr2を流れる電流は発光素子に流れれば良い。

> 【0165】(実施の形態4)本実施の形態では、本発 明の第2の構成の発光装置が有する画素の構成について 説明する。

> 【0166】図37(A)に、本実施の形態の画素の回 路図を示す。図37に示す画素は、トランジスタTr 1、Tr2、Tr3、Tr4、Tr5、Tr6、発光禁 子6008及び保持容量6000を有している。保持容 量6000はトランジスタTr1及びTr2のゲート電 圧をより確実に保持するために設けられているが、必ず しも設ける必要はない。

> 【0167】トランジスタTr3のゲートは端子600 2に接続されている。そしてトランジスタTr3のソー スとドレインは、一方は端子6001に接続されてお れている。

> 【0168】トランジスタTr4のゲートは、端子60 03に接続されている。そしてトランジスタTr4のソ ースとドレインは、一方は端子6001に、もう一方は トランジスタTr1及びTr2のゲートに接続されてい る。

> 【0169】トランジスタTr5のゲートは、端子60 04に接続されている。そしてトランジスタT r 5のソ ースとドレインは、一方はトランジスタTr1のドレイ されている。

> 【0170】トランジスタTr6のゲートは、端子60 07に接続されている。そしてトランジスタTェ6のソ ースとドレインは、一方はトランジスタTr2のドレイ ンに、もう一方は発光素子6008の画素電極に接続さ れている。

> 【0171】トランジスタTr1とトランジスタTr2 のゲートは、互いに接続されている。トランジスタTr 1及びTr2のソースは、共に端子6005に接続され

【0172】保持容量6000が有する2つの電極は、 一方はトランジスタTr1及びTr2のゲートに、もう 一方はトランジスタTr1及びTr2のソースに接続さ れている。

【0173】発光素子6008の対向電極は端子600 6に接続されている。端子6005と端子6006には それぞれ電源により電圧が与えられており、常に所定の 電圧差が生じている。

【0174】なお、図37 (A) では、Tr1及びTr 2が共に p チャネル型TFTである場合を示しており、 トランジスタTr1とTr2の極性は必ず同じである。 なお、陽極を画素電極として用い、陰極を対向電極とし て用いる場合、トランジスタTrl及びTr2はpチャ ネル型トランジスタであるのが望ましい。逆に、陽極を 対向電極として用い、陰極を画素電極として用いる場 合、トランジスタTr1及びTr2はnチャネル型トラ ンジスタであるのが望ましい。

【0175】トランジスタTr3~Tr6は、nチャネ ル型トランジスタとpチャネル型トランジスタのどちら でも良い。各端子に与えられる電圧との兼ね合いで決め 20 ることができる。

【0176】次に、本実施の形態の発光装置の動作につ いて説明する。図37 (A) に示した画素を有する発光 装置の動作は、書き込み期間Taと表示期間Tdとに分 けて説明することが可能である。

【0177】図37(A)に示した画素の、書き込み期 間Ta開始時におけるトランジスタTr1とTr2の接 続を、図37(B)に簡単に示す。書き込み期間Ta開 始時において、Tr3~Tr5はオン、Tr6はオフに 基づき、端子6001と端子6005の間に、それぞれ ビデオ信号に応じた信号電流Icが流れる。

【0178】信号電流Icにより、Tr1のソースとド レインの間にドレイン電流 I,が、またTr2のソース とドレインの間にドレイン電流 Izが流れる。つまり信 号電流 I c は、ドレイン電流 I, とドレイン電流 I, の和 に相当する。このときトランジスタTr1は、ゲートと ドレインが接続されているので飽和領域で動作してお り、式1が成り立つ。よって、トランジスタTr1のゲ ート電圧Vcsは電流IIによって定まる。

【0179】そして、トランジスタTr2のゲートは、 トランジスタTr1のゲートに接続されている。また、 トランジスタTr2のソースは、トランジスタTr1の ソースに接続されている。したがって、トランジスタT r 1のゲート電圧は、そのままトランジスタTr2のゲ ート電圧となる。

【0180】なお、Tr1とTr2のゲート電圧は同じ になるが、μ、C。、W/Lの値がTrlとTr2で異 なる場合、「」と「」は必ずしも等しくない。

【0181】費き込み期間Taが終了する前に、Tr4 50 置の利点も兼ね備えている。すなわち、TFTの特性が

をオフにするのが望ましい。Tr4をオフにしたときの トランジスタTr1とTr2の接続を、図37(C)に 簡単に示す。なぜならトランジスタTr3が先にオフに なってしまうと、保持容量6000の電荷がTr4を通 って漏れてしまうからである。

32

【0182】次に、書き込み期間Taが終了すると表示 期間Tdが開始される。表示期間Tdが開始されると、 Tr3~Tr5がオフになり、Tr6がオンになる。

【0183】図37 (D) に、表示期間Tdにおける画 10 素の概略図を示す。トランジスタTr2において、書き 込み期間Taで定められたVcsがそのまま保持容量60 00により保持されている。さらに、Tr6がオンにな るので、Tr2のドレイン電流 I,が発光素子6008 に供給される。発光素子6008は、該発光素子に供給 される電流IIの大きさに見合った輝度で発光する。つ まり発光素子に流れる電流の大きさに見合った輝度で発 光素子6008が発光するので、各画素の階調は、表示 期間Tdにおいて発光素子に流れる電流の大きさで決ま る。

【0184】書き込み期間Taと、表示期間Tdが終了 すると1フレーム期間が終了する。1つのフレーム期間 において1つの画像が表示される。そして、次のフレー ム期間が開始され、再び書き込み期間Taが開始され て、上述した動作が繰り返される。

【0185】本発明の第2の構成の画素では、トランジ スタT r 1とT r 2の特性がずれることにより、駆動部 から発光素子に供給される電流 I,の大きさが所望の値 に保たれなくなることがある。しかし、2つのTr1と Tr2を共に用いて電流を電圧に変換しているので、変 なる。そして、端子6001に入力されるビデオ信号に 30 換された電圧を平均化することができ、そして駆動部か ら発光素子に供給される電流 I, は該平均化された電圧 に応じた大きさであるので、特性のずれに起因する発光 素子に供給される電流量のばらつきを、図27(A)に 示した画素に比べ約半分程度に抑えることができる。よ って、画素間の輝度のばらつきを抑えることができる。 また、画素に供給された電流は、電流 I, よりも大き い。そのため、電流を書き込む時間を短くすることがで

> 【0186】また、本発明の画素では、書き込み期間T 40 aにおいて信号電流は発光素子に流れていない。よって 信号線駆動回路によって画素に電流が供給され、トラン ジスタTr1のドレイン電流が流れることでゲート電圧 が変化しはじめてから、その値が安定するまでの時間 は、発光素子の容量に左右されない。したがって、従来 の画素と比べて、供給された電流から変換される電圧が 早く安定するので、電流を書き込む時間を短くすること ができ、動画表示において残像が視認されてしまうのを 防ぐことができる。

【0187】また、従来と同様に、電流入力型の発光装

画素毎にばらついていても、電圧入力型の発光装置に比 べて画素間で発光素子の輝度にばらつきが生じるのを防 ぐことができる。また、図25に示した電圧入力型の画 素のTFT51を線形領域で動作させたときに比べて、 発光素子の劣化による輝度の低下を抑えることができ る。また、有機発光層の温度が外気温や発光パネル自身 が発する熱等に左右されても、発光素子の輝度が変化す るのを抑えることができ、また温度の上昇に伴って消費 電流が大きくなるのを防ぐことができる。

33

【0188】なお、トランジスタTr3、Tr4、Tr 10 5、Tr6の接続は図37(A)に示した構成に限定さ れない。各期間においてTrlとTr2が図37(B) ~ (D) に示したような接続がなされるように、Tr 3、Tr4、Tr5、Tr6の接続を決めれば良い。 【0189】すなわち、書き込み期間の開始時におい て、図37(B)に示すようにTrlとTr2のソース を共に端子6005に接続し、Tr1とTr2のゲート 及びドレインを、共に端子6001に接続する。また保 持容量の2つの電極は、一方を端子6005に、もう一 方をTr1とTr2のゲートに接続する。そして書き込 20 み期間の終了前において、図37(C)に示すようにT r1とTr2のゲートを接続し、Tr1とTr2のソー スを共に端子6003に接続し、TェエとTェ2のドレ インを共に端子6001に接続する。また保持容量の2 つの電極は、一方を端子6005に、もう一方をTr2 のゲートに接続する。これにより、保持容量6000の 電荷を保持することができる。なお、保持容量の電荷が 保持されていれば良いので、必ずしもTr1とTr2の ゲートが接続されていなくとも良い。TrlとTr2の ゲートが接続されていない場合、Tr1のゲートとドレ 30 ースとドレインは、一方はトランジスタTr2のソース インが接続されていても良い。

【0190】表示期間において、図37 (D) に示すよ うにTr1とTr2のゲートを接続し、Tr1とTr2 のソースを共に端子6005に接続し、Tr1のドレイ ンもしくはソースをフローティングにし、Tr2のドレ インを発光素子の画素電極に接続する。また保持容量の 2つの電極は、一方を端子6005に、もう一方をTr 2のゲートに接続する。このとき、Tr1とTr2のゲ ートは接続されていなくても良く、この場合、Tr1の ゲートとドレインが接続されていても良い。

【0191】例えば、Tr3のソースとドレインは、一 方は必ず端子6001に接続されているが、他方は必ず しもTr1のドレインに接続されている必要はなく、T r2のドレインに接続されていても良い。また、Tr4 のソースとドレインは、一方は必ずTr1及びTr2の ゲートに接続されているが、他方は必ずしも端子600 1に接続されている必要はなく、Tr1のドレインまた はTr2のドレインに接続されていても良い。また、T r5のソースとドレインは、一方は必ずTr2のドレイ ンに接続されているが、他方は必ずしもTr1のドレイ 50 ネル型トランジスタであるのが望ましい。逆に、陽極を

ンに接続されている必要はなく、端子6001に接続さ れていても良い。

34

【0192】 (実施の形態5) 本実施の形態では、本発 明の第2の構成の発光装置が有する画素の構成について 説明する。

【0193】図38(A)に、本実施の形態の画素の回 路図を示す。図38に示す画素は、トランジスタTr 1、Tr2、Tr3、Tr4、Tr5、Tr6、発光素 子6108及び保持容量6100を有している。保持容 量6100はTr1及びTr2のゲート電圧をより確実 に保持するために設けられているが、必ずしも設ける必 要はない。

【0194】トランジスタTr3のゲートは端子610 2に接続されている。そしてトランジスタTr3のソー スとドレインは、一方は端子6101に接続されてお り、もう一方はトランジスタTr1のソースに接続され ている。

【0195】トランジスタTr4のゲートは、端子61 03に接続されている。そしてトランジスタT r 4のソ ースとドレインは、一方は端子6105に、もう一方は トランジスタTr1及びTr2のゲートに接続されてい

【0196】トランジスクTr5のゲートは、端子61 04に接続されている。そしてトランジスタT r 5のソ ースとドレインは、一方はトランジスタTr1のソース に、もう一方はトランジスタTr2のソースに接続され

【0197】トランジスタTr6のゲートは、端子61 07に接続されている。そしてトランジスタTr6のソ に、もう一方は発光素子6108の画素電極に接続され ている。

【0198】トランジスタTr1とトランジスタTr2 のゲートは、互いに接続されている。トランジスタTr 1及びTr2のドレインは、共に端子6105に接続さ れている。

【0199】保持容量6100が有する2つの電極は、 一方はトランジスタTr1及びTr2のゲートに、もう 一方はトランジスタT r 1 及びT r 2 のソースに接続さ 40 れている。

【0200】発光素子6108の対向電極は端子610 6に接続されている。端子6105と端子6106には それぞれ電源により電圧が与えられており、常に所定の 電圧差が生じている。

【0201】なお、図38 (A) では、Tr1及びTr 2が共に n チャネル型 T F T である場合を示しており、 トランジスタTr1とTr2の極性は必ず同じである。 なお、陽極を画素電極として用い、陰極を対向電極とし て用いる場合、トランジスタTr1及びTr2はpチャ 35

対向電極として用い、陰極を画素電極として用いる場 合、トランジスタTrl及びTr2はnチャネル型トラ ンジスタであるのが望ましい。

【0202】トランジスタTr3~Tr6は、nチャネ ル型トランジスタとpチャネル型トランジスタのどちら でも良い。各端子に与えられる電圧との兼ね合いで決め ることができる。

【0203】次に、本実施の形態の発光装置の動作につ いて説明する。図38 (A) に示した画素を有する発光 装置の動作は、書き込み期間Taと表示期間Tdとに分 10 て、上述した動作が繰り返される。 けて説明することが可能である。

【0204】図38(A)に示した画素の、書き込み期 間Ta開始時におけるトランジスタTrlとTr2の接 線を、図38(B)に簡単に示す。書き込み期間Ta開 始時において、Tr3~Tr5はオン、Tr6はオフに なる。そして、端子6101に入力されるビデオ信号に 基づき、端子6101と端子6105の間に、それぞれ ビデオ信号に応じた信号電流Icが流れる。

【0205】信号電流Icにより、Tr1のソースとド レインの問にドレイン電流 I, が、またTr2のソース とドレインの間にドレイン電流 1,が流れる。つまり信 号電流 I c は、ドレイン電流 I にとドレイン電流 I 。の和 に相当する。このときトランジスタTr1は、ゲートと ドレインが接続されているので飽和領域で動作してお り、式1が成り立つ。よって、トランジスタTr1のゲ ート電圧Vcsは電流I,によって定まる。

【0206】そして、トランジスタTr2のゲートは、 トランジスタTr1のゲートに接続されている。また、 トランジスタTr2のソースは、トランジスタTr1の r1のゲート電圧は、そのままトランジスタTr2のゲ ート電圧となる。

【0207】なお、Tr1とTr2のゲート電圧は同じ になるが、 μ 、C。、W/Lの値がTr1とTr2で異 なる場合、 I, と I, は必ずしも等しくない。

【0208】書き込み期間Taが終了する前に、Tr4 をオフにするのが望ましい。Tr4をオフにしたときの トランジスタTr1とTr2の接続を、図38 (C) に 簡単に示す。なぜならトランジスタT r 3が先にオフに って漏れてしまうからである。

【0209】次に、書き込み期間Taが終了すると表示 期間Tdが開始される。表示期間Tdが開始されると、 Tr3~Tr5がオフになり、Tr6がオンになる。

【0210】図38 (D) に、表示期間Tdにおける画 案の概略図を示す。トランジスタTr2において、書き 込み期間Taで定められたVcsがそのまま保持容量61 00により保持されている。さらに、Tr6がオンにな るので、Tr2のドレイン電流 I,が発光素子6108 に供給される。発光素子6108は、該発光素子に供給 50 3、Tr4、Tr5、Tr6の接続を決めれば良い。

される電流 I. の大きさに見合った輝度で発光する。つ まり発光素子に流れる電流の大きさに見合った輝度で発 光素子6108が発光するので、各画素の階調は、表示 期間Tdにおいて発光素子に流れる電流の大きさで決ま

【0211】書き込み期間Taと、表示期間Tdが終了 すると1フレーム期間が終了する。1つのフレーム期間 において1つの画像が表示される。そして、次のフレー ム期間が開始され、再び書き込み期間Taが開始され

【0212】本発明の第2の構成の画素では、トランジ スタTr1とTr2の特性がずれることにより、駆動部 から発光素子に供給される電流 I,の大きさが所望の値 に保たれなくなることがある。しかし、2つのTr1と Tr2を共に用いて電流を電圧に変換しているので、変 換された電圧を平均化することができ、そして駆動部か ら発光素子に供給される電流 I, は該平均化された電圧 に応じた大きさであるので、特性のずれに起因する発光 素子に供給される電流量のばらつきを、図27 (A) に 20 示した画素に比べ約半分程度に抑えることができる。よ って、画素間の輝度のばらつきを抑えることができる。 また、画素に供給された電流は、電流 I: よりも大き い。そのため、電流を書き込む時間を短くすることがで きる。

【0213】また、本発明の画素では、書き込み期間T aにおいて信号電流 I c は発光素子に流れていない。よ って信号線駆動回路によって画素に電流が供給され、ト ランジスタT r 1 のドレイン電流が流れることでゲート 電圧が変化しはじめてから、その値が安定するまでの時 ソースに接続されている。したがって、トランジスタT 30 間は、発光素子の容量に左右されない。したがって、従 来の画素と比べて、供給された電流から変換される電圧 が早く安定するので、電流を書き込む時間を短くするこ とができ、動画表示において残像が視認されてしまうの を防ぐことができる。

【0214】また、従来と同様に、電流入力型の発光装 置の利点も兼ね備えている。すなわち、TFTの特性が 画素毎にばらついていても、電圧入力型の発光装置に比 べて画素間で発光素子の輝度にばらつきが生じるのを防 ぐことができる。また、図25に示した電圧入力型の画 なってしまうと、保持容量6100の電荷がTr4を通 40 素のTFT51を線形領域で動作させたときに比べて、 発光素子の劣化による輝度の低下を抑えることができ る。また、有機発光層の温度が外気温や発光パネル自身 が発する熱等に左右されても、発光素子の輝度が変化す るのを抑えることができ、また温度の上昇に伴って消費 電流が大きくなるのを防ぐことができる。

> 【0215】なお、トランジスタTr3、Tr4、Tr 5、Tr6の接続は図38(A)に示した構成に限定さ れない。各期間においてTr1とTr2が図38(B) ~ (D) に示したような接続がなされるように、Tr

【0216】すなわち、書き込み期間の開始時におい て、図38 (B) に示すようにTr1とTr2のソース を共に端子6101に接続し、Tr1とTr2のゲート 及びドレインを、共に端子6105に接続する。また保 持容量の2つの電極は、一方を端子6101に、もう一 方をTr1とTr2のゲートに接続する。そして書き込 み期間の終了前において、図38(C)に示すようにT r 1とTr 2のゲートを接続し、Tr 1とTr 2のドレ インを共に端子6105に接続する。また保持容量の2 つの電極は、一方を ${
m T}$ ${
m r}$ ${
m 2}$ のソースに、もう一方を ${
m T}$ ${
m r}$ ${
m l}$ ${
m l}$ における発光する表示期間の長さの和を制御すること 2のゲートに接続する。これにより、保持容量6100 の電荷を保持することができる。なお、保持容量の電荷 が保持されていれば良いので、必ずしもTr1とTr2 のゲートが接続されていなくとも良い。Tr1とTr2 のゲートが接続されていない場合、Trlのゲートとド レインが接続されていても良い。

【0217】表示期間において、図38 (D) に示すよ うにTr1とTr2のゲートを接続し、Tr1とTr2 のドレインを共に端子6105に接続し、Tr1のソー ースを発光素子の画素電極に接続する。また保持容量の 2つの電極は、一方をTr2のソースに、もう一方をT r2のゲートに接続する。このとき、Tr1とTr2の ゲートは接続されていなくても良く、この場合、Trl のゲートとドレインが接続されていても良い。

【0218】例えば、Tr3のソースとドレインは、一 方は必ず端子6101に接続されているが、他方は必ず しもTr1のソースに接続されている必要はなく、Tr 2のソースに接続されていても良い。また、Tr5のソ されているが、他方は必ずしもTr1のドレインに接続 されている必要はなく、端子6101に接続されていて も良い。

【0219】(実施の形態6)実施の形態1~5では、 ビデオ信号がアナログの場合について説明したが、デジ タルのビデオ信号を用いて駆動させることも可能であ

【0220】デジタルのビデオ信号を用いた時間階調の 駆動方法(デジタル駆動法)の場合、1フレーム期間中 ことで、1つの画像を表示することが可能である。

【0221】例えばnビットのビデオ信号によって画像 を表示する場合、少なくともn個の書き込み期間と、n 個の表示期間とが1フレーム期間内に設けられる。 n 個 の書き込み期間(Tal~Tan)と、n個の表示期間 (Td1~Tdn) は、ビデオ信号の各ビットに対応し ている。

【0222】 書き込み期間 Tam (mは1~nの任意の 数)の次には、同じピット数に対応する表示期間、この d とを合わせてサブフレーム期間SFと呼ぶ。mビット 目に対応している書き込み期間Tamと表示期間Tdm とを有するサプフレーム期間はSFmとなる。

【0223】サプフレーム期間SF1~SFnの長さ $tt. SF1: SF2: \cdots: SFn = 2^{o}: 2^{i}: \cdots: 2^{i}$ "`'を満たす。

【0224】各サプフレーム期間において、発光素子を 発光させるかさせないかが、デジタルのビデオ信号の各 ピットによって選択される。そして、1フレーム期間中 で、階調数を制御することができる。

【0225】なお、表示上での画質向上のため、表示期 間の長いサブフレーム期間を、幾つかに分割しても良 い。具体的な分割の仕方については、特願2000-2 67164号において開示されているので、参照するこ とが可能である。

【0226】また、面積階調と組み合わせて階調を表示 するようにしても良い。

【0227】なお、本発明の発光装置において、画素に スもしくはドレインをフローティングにし、Tr2のソ 20 用いるトランジスタは単結晶シリコンを用いて形成され たトランジスタであっても良いし、ポリシリコンやアモ ルファスシリコンを用いた薄膜トランジスタであっても 段11。

[0228]

【実施例】以下に、本発明の実施例について説明する。 【0229】 (実施例1) 本実施例では、図2に示した 発光装置が有する画素101の、図3、図6、図8とは 異なる構成について説明する。

【0230】図10に、図2で示した画素101の詳し ースとドレインは、一方は必ずTr2のドレインに接続 30 い構成を示す。図10に示す画素101は、信号線Si (S1~Sxのうちの1つ)、第1走査線Gj (G1~ Gyのうちの1つ)、第2走査線Pj (P1~Pyのう ちの1つ)、第3走査線Rj (R1~Ryのうちの1 つ)及び電源線 Vi(V1~Vxのうちの1つ)を有し ている。

【0231】また画素101は、トランジスタTr1、 トランジスタTr2、トランジスタTr3、トランジス タTr4、トランジスタTr5、発光素子234及び保 持容量235を有している。保持容量235はトランジ に書き込み期間Taと表示期間Tdが繰り返し出現する 40 スタTrl及びTr2のゲートとソースの間の電圧(ゲ ート電圧)をより確実に保持するために設けられている が、必ずしも設ける必要はない。

> 【0232】トランジスタTr3のゲートは第1走査線 Gjに接続されている。そしてトランジスタTr3のソ ースとドレインは、一方は信号線Siに接続されてお り、もう一方はトランジスタTr1のドレインに接続さ れている。

【0233】トランジスタTr4のゲートは、第2走査 線Pjに接続されている。そしてトランジスタTr4の 場合Tdmが出現する。書き込み期間Taと表示期間T 50 ソースとドレインは、一方はトランジスタTrlのドレ

39 インに、もう一方はトランジスタTr1及びTr2のゲ ートに接続されている。

【0234】トランジスタTァ5のゲートは、第3走査 線Rjに接続されている。そしてトランジスタTr5の ソースとドレインは、一方はトランジスタTr1のドレ インに、もう一方はトランジスタTr2のドレインに接 続されている。

【0235】トランジスタTr1とトランジスタTr2 のゲートは、互いに接続されている。トランジスタTr 1とトランジスタTr2のソースは、共に電源線Viに 10 が、必ずしも設ける必要はない。 接続されている。そして、トランジスタTr2のドレイ ンは、発光素子234の画素電極に接続されている。

【0236】保持容量235が有する2つの電極は、一 方はトランジスタTr1とトランジスタTr2のゲート に、もう一方は電源線Viに接続されている。

【0237】発光素子234は陽極と陰極を有してお り、本明細書では、陽極を画素電極として用いる場合は 陰極を対向電極と呼び、陰極を画素電極として用いる場 合は陽極を対向電極と呼ぶ。

【0238】電源線Viの電圧(電源電圧)は一定の高 20 ランジスタTr2のゲートに接続されている。 さに保たれている。また対向電極の電圧も、一定の高さ に保たれている。

【0239】なむ、トランジスタTェ 1 及びTェ2はn チャネル型トランジスタとpチャネル型トランジスタの どちらでも良い。ただし、トランジスタTr1及びTr 2の極性は同じである。なお、陽極を画素電極として用 い、陰極を対向電極として用いる場合、トランジスタT r 1 及びTr 2 はpチャネル型トランジスタであるのが 望ましい。逆に、陽極を対向電極として用い、陰極を画 素電極として用いる場合、トランジスタTr1及びTr 30 ンは、発光素子244の画素電極に接続されている。 2はnチャネル型トランジスタであるのが望ましい。

【0240】トランジスタTr3、Tr4、Tr5は、 nチャネル型トランジスタとpチャネル型トランジスタ のどちらでも良い。また、Gj、Pj、Rjは3本が別 の配線となっているが、まとめて1本や2本にしても良 11.

【0241】図10に示した画素を有する発光装置の動 作は、図3に示した画素の場合と同様に、書き込み期間 Taと表示期間Tdとに分けて説明することが可能であ る。そして書き込み期間Taと表示期間Tdにおける画 40 ジスタでも良い。ただし、トランジスタTr1及びTr 素の動作は、図3に示した画素の場合と同じであり、実 施の形態1の図4及び図5を参照することができるの で、ここでは説明を省略する。

【0242】 (実施例2) 本実施例では、実施の形態1 に示した発光装置において、トランジスタTr5のゲー トを第1の走査線に接続した場合の、画素の構成につい て説明する。

【0243】図11に、図2で示した画素101の詳し い構成を示す。図11に示す画素101は、信号線Si Gyのうちの1つ)、第2走査線Pj (P1~Pyのう ちの1つ) 及び電源線Vi (V1~Vxのうちの1つ) を有している。

【0244】また画素101は、トランジスタTr1、 トランジスタTr2、トランジスタTr3、トランジス タTr4、トランジスタTr5、発光素子244及び保 持容量245を有している。保持容量245はトランジ スタTr1及びTr2のゲートとソースの間の電圧(ゲ ート電圧)をより確実に保持するために設けられている

【0245】トランジスタTr3のゲートは第1走査線 Gjに接続されている。そしてトランジスタTr3のソ ースとドレインは、一方は信号線Siに接続されてお り、もう一方はトランジスタTr1のドレインに接続さ れている。

【0246】トランジスタTr4のゲートは、第2走査 線 P j に接続されている。そしてトランジスタT r 4 の ソースとドレインは、一方はトランジスタTr1のドレ インに、もう一方はトランジスタTr1のゲート及びト

【0247】トランジスタTr5のゲートは、第1走査 線Gjに接続されている。そしてトランジスタTr5の ソースとドレインは、一方はトランジスタTェ1のドレ インに、もう一方はトランジスタTr2のドレインに接 続されている。

【0248】トランジスタTrlとトランジスタTr2 のゲートは、互いに接続されている。トランジスタTr 1とトランジスタTr2のソースは、共に電源線Viに 接続されている。そして、トランジスタTr2のドレイ

【0249】保持容量245が有する2つの電極は、一 方はトランジスタTr1とトランジスタTr2のゲート に、もう一方は電源線 Viに接続されている。

【0250】電源線Viの電圧(電源電圧)は一定の高 さに保たれている。また対向電極の電圧も、一定の高さ に保たれている。

【0251】なお、本実施例では、トランジスタTr1 及びTr2はpチャネル型トランジスタを用いている。 トランジスタTr1及びTr2は、nチャネル型トラン 2の極性は同じである。

【0252】なお、陽極を画素電極として用い、陰極を 対向電極として用いる場合、トランジスタTrl及びT r2はpチャネル型トランジスタであるのが望ましい。 逆に、陽極を対向電極として用い、陰極を画素電極とし て用いる場合、トランジスタTr1及びTr2はnチャ ネル型トランジスタであるのが望ましい。

【0253】また、本実施例では、トランジスタTr3 のゲートとトランジスタTr5のゲートが接続されてい $(S1 \sim S \times \sigma)$ 5の1つ)、第1走査線Gj($G1 \sim 50$ るため、トランジスタTr3とTr5の極性は異なって

42

いる。

【0254】また、本実施例では、トランジスタTr3 とTr4は、共にnチャネル型トランジスタを用いてい る。トランジスタTr3とTr4はpチャネル型トラン ジスタでも良い。ただし、トランジスタT r 3 及びT r 4の極性は同じである。本実施例においてトランジスタ Tr3とTr4のゲートを異なる配線に接続したのは、 書き込み期間が終了するときに、トランジスタTr4を Tr3よりも先にオフにすることができるようにするた めである。トランジスタTr4をTr3よりも先にオフ 10 にすることで、保持容量245の電荷がトランジスタT r4を通って漏れるのを防ぐことができる。

【0255】図11に示した画素を有する発光装置の動 作は、図3に示した画素の場合と同様に、書き込み期間 Taと表示期間Tdとに分けて説明することが可能であ る。そして書き込み期間Taと表示期間Tdにおける画 素の動作は、図3に示した画素の場合と同じであり、実 施の形態1の図5を参照することができるので、ここで は説明を省略する。

に示した発光装置に比べて、各画素が有する配線を1つ 省くことができる。そのため、作製工程における歩留ま りを高くすることができる。また、閉口事を高めること ができるので、発光素子からの光が配線等の形成されて いる基板側に発せられる場合、同じ消費電流でも画面を 明るくすることができる。

【0257】 (実施例3) 本実施例では、実施の形態1 に示した発光装置において、トランジスタTr3、Tr 4、Tr5のゲートを同じ走査線に接続した場合の、画 素の構成について説明する。

【0258】図12に、図2で示した画素101の詳し い構成を示す。図12に示す画素101は、信号線Si (S1~Sxのうちの1つ)、走査線Gj (G1~Gy のうちの1つ) 及び電源線Vi (V1~Vxのうちの1 つ)を有している。

【0259】また画素101は、トランジスタTr1、 トランジスタTr2、トランジスタTr3、トランジス タTr4、トランジスタTr5、発光素子254及び保 持容量255を有している。保持容量255はトランジ ート電圧)をより確実に保持するために設けられている が、必ずしも設ける必要はない。

【0260】トランジスタTr3のゲートは走査線Gj に接続されている。そしてトランジスタTr3のソース とドレインは、一方は信号線Siに接続されており、も う一方はトランジスタTrlのドレインに接続されてい る。

【0261】トランジスタTr4のゲートは、走査線G jに接続されている。そしてトランジスタTr4のソー に、もう一方はトランジスタTr1及びTr2のゲート に接続されている。

【0262】トランジスタTr5のゲートは、走査線G jに接続されている。そしてトランジスタTr5のソー スとドレインは、一方はトランジスタTr1のドレイン に、もう一方はトランジスタTr2のドレインに接続さ れている。

【0263】トランジスタTr1とトランジスタTr2 のゲートは、互いに接続されている。トランジスタTr 1とトランジスタTr2のソースは、共に電源線Viに 接続されている。そして、トランジスタTr2のドレイ ンは、発光素子254の画素電極に接続されている。

【0264】保持容量255が有する2つの電極は、一 方はトランジスタT r 1 及びT r 2 のゲートに、もうー 方は電源線Viに接続されている。

【0265】電源線Viの電圧(電源電圧)は一定の高 さに保たれている。また対向電極の電圧も、一定の高さ に保たれている。

【0266】なお、本実施例では、トランジスタTr1 【0256】本実施例の発光装置の場合、実施の形態1 20 及びTr2はpチャネル型トランジスタを用いている。 トランジスタTr1及びTr2は、nチャネル型トラン ジスタでも良い。ただし、トランジスタTェ1及びTェ a 引いれる所でである。

> 【0267】なお、陽極を画素電極として用い、陰極を 対向電極として用いる場合、トランジスタTr1及びT r2はpチャネル型トランジスタであるのが望ましい。 逆に、陽極を対向電極として用い、陰極を画素電極とし て用いる場合、トランジスタTrl及びTr2はnチャ ネル型トランジスタであるのが望ましい。

【0268】また、本実施例では、トランジスタTィ3 とTr4は、共にnチャネル型トランジスタを用い、ト ランジスタTr5はpチャネル型トランジスタを用いて いる。トランジスタTr3、Tr4、Tr5は、nチャ ネル型トランジスタでもpチャネル型トランジスタでも 良い。ただし、トランジスタTr3及びTr4の極性は 同じであり、トランジスタTr5の極性は、トランジス タT r 3 及びT r 4 の逆である。

【0269】図12に示した画案を有する発光装置の動 作は、図3に示した画素の場合と同様に、書き込み期間 スタTr1及びTr2のゲートとソースの間の電圧(ゲ 40 Taと表示期間Tdとに分けて説明することが可能であ る。そして書き込み期間 Taと表示期間 Tdにおける画 素の動作は、図3に示した画素の場合と同じであり、実 施の形態1の図5を参照することができるので、ここで は説明を省略する。

【0270】なお、本実施例において、トランジスタT r 4のソースとドレインは、一方はトランジスタTr1 のドレインに、もう一方はトランジスタTr1のゲート 及びトランジスタTr2のゲートに接続されている。し かし本実施例はこの構成に限定されない。本発明の画素 スとドレインは、一方はトランジスタTrlのドレイン50は、書き込み期間TaにおいてトランジスタTrlのゲ ートとドレインを接続し、表示期間においてトランジス タT r 1 のゲートとドレインを切り離すことができるよ うに、トランジスタTr4が他の素子または配線と接続 されていれば良い。 つまり、Tr3、Tr4、Tr5 は、Taでは図5(A)のように接続され、Tdでは図 5 (B) のように接続されていれば良い。

【0271】本実施例の発光装置の場合、実施の形態1 に示した発光装置に比べて、各画素が有する配線を2つ 省くことができる。また、実施例2に示した発光装置に 比べて、各画案が有する配線を1つ省くことができる。 そのため、作製工程における歩留まりを高くすることが できる。また、開口率を高めることができるので、発光 素子からの光が配線等の形成されている基板側に発せら れる場合、同じ消費電流でも画面を明るくすることがで きる。

【0272】 (実施例4) 本発明の発光装置の作成方法 の一例について、図13~図17を用いて説明する。本 実施例では、図3に示した画素を有する発光装置の作製 方法について示す。なお、ここでは代表的に、トランジ 部のトランジスタを示す。なおトランジスタTr1、T r2及びTr4については特に図示しないが、本実施例 の作製方法に従って作製することが可能である。また、 図3に示した発光装置以外でも、本発明の発光装置は、 本実施例で示した作製方法を用いて作製することが可能 である。また、駆動部に関しては基本単位であるCMO S回路のTFTを図示することとする。

【0273】まず、図13(A)に示すように、コーニ ング社の#7059ガラスや#1737ガラスなどに代 表されるバリウムホウケイ酸ガラス、またはアルミノホ 30 ウケイ酸ガラスなどのガラスから成る基板5001上に 酸化シリコン膜、窒化シリコン膜または酸化窒化シリコ ン膜などの絶縁膜から成る下地膜5002を形成する。 例えば、プラズマCVD法でSiH,、NH,、N,Oか ら作製される酸化窒化シリコン膜5002aを10~2 00nm (好ましくは50~100nm) 形成し、同様にS i H.、N.Oから作製される酸化窒化水素化シリコン膜 5002bを50~200nm (好ましくは100~15 0 nm) の厚さに積層形成する。本実施例では下地膜50 02を2層構造として示したが、前記絶縁膜の単層膜ま 40 たは2層以上積層させた構造として形成しても良い。

【0274】島状半導体層5003~5006は、非晶 質構造を有する半導体膜をレーザー結晶化法や公知の熱 結晶化法を用いて作製した結晶質半導体膜で形成する。 この島状半導体層5003~5006の厚さは25~8 0 nm (好ましくは30~60 nm) の厚さで形成する。結 晶質半導体膜の材料に限定はないが、好ましくはシリコ ンまたはシリコンゲルマニウム (SiGe) 合金などで 形成すると良い。

【0275】レーザー結晶化法で結晶質半導体膜を作製 50 厚さを40~150mmとしてシリコンを含む絶縁膜で形

する場合は、パルス発振型または連続発光型のエキシマ レーザーやYAGレーザー、YVO、レーザーを用い る。これらのレーザーを用いる場合には、レーザー発振 器から放射されたレーザー光を光学系で線状に集光し、 半導体膜に照射する方法を用いると良い。結晶化の条件 は実施者が適宜選択するものであるが、エキシマレーザ ーを用いる場合はパルス発振周波数300Hzとし、レー ザーエネルギー密度を100~400mJ/cm¹(代表的に は200~300mJ/cm²)とする。また、YAGレーザ 10 一を用いる場合にはその第2高調波を用いパルス発振周 波数30~300kHzとし、レーザーエネルギー密度を 300~600mJ/cm¹ (代表的には350~500mJ/cm 1)とすると良い。そして幅100~1000 µm、例え ば400μmで線状に集光したレーザー光を基板全面に 渡って照射し、この時の線状レーザー光の重ね合わせ率 (オーバーラップ率)を50~90%として行う。

44

【0276】なおレーザーは、連続発振またはパルス発 振の気体レーザもしくは固体レーザを用いることができ る。気体レーザーとして、エキシマレーザ、Aェレー スタTr3、Tr5と、画素部の周辺に設けられる駆動 20 ザ、Krレーザなどがあり、固体レーザとして、YAG レーザ、YVO,レーザ、YLFレーザ、YAIO,レー ぜ、ガラスレーザ、ルピーレーザ、アレキサンドライド レーザ、エト: サファイアレーザなごが発げられる。間 体レーザーとしては、Cr、Nd、Er、Ho、Ce、 Co、Ti又はTmがドーピングされたYAG、YVO ィ、YLF、YA1O,などの結晶を使ったレーザー等も 使用可能である。当該レーザーの基本波はドーピングす る材料によって異なり、1μm前後の基本波を有するレ ーザー光が得られる。基本波に対する高調波は、非線形 光学素子を用いることで得ることができる。

> 【0277】非晶質半導体膜の結晶化に際し、大粒径に 結晶を得るためには、連続発振が可能な固体レーザを用 い、基本波の第2高調波~第4高調波を適用するのが好 ましい。代表的には、Nd:YVO,レーザー(基本波1 064nm) の第2高調波 (532nm) や第3高調波 (3 55 nm)を適用するのが望ましい。具体的には、出力 10 Wの連続発振のYVO、レーザから射出されたレー ザ光を非線形光学素子により高調波に変換する。また、 共振器の中にYVO、結晶と非線形光学素子を入れて、 高調波を射出する方法もある。そして、好ましくは光学 系により照射面にて矩形状または楕円形状のレーザ光に 成形して、被処理体に照射する。このときのエネルギー 密度は0.01~100MW/cm¹程度(好ましくは 0. 1~10 MW/cm¹) が必要である。そして、1 0~2000cm/s程度の速度でレーザ光に対して相 対的に半導体膜を移動させて照射する。

【0278】次いで、島状半導体層5003~5006 を覆うゲート絶縁膜5007を形成する。ゲート絶縁膜 5007はプラズマCVD法またはスパッタ法を用い、

成する。本実施例では、120nmの厚さで酸化窒化シリ コン膜で形成する。勿論、ゲート絶縁膜はこのような酸 化窒化シリコン膜に限定されるものでなく、他のシリコ ンを含む絶縁膜を単層または積層構造として用いても良 い。例えば、酸化シリコン膜を用いる場合には、プラズ マCVD法でTEOS (Tetraethyl Orthosilicate) と O,とを混合し、反応圧力4 OPa、基板温度300~4 00℃とし、高周波(13.56MHz)、電力密度0. 5~0.8 W/cm¹で放電させて形成することが出来る。 00~500℃の熱アニールによりゲート絶縁膜として 良好な特性を得ることが出来る。

【0279】そして、ゲート絶縁膜5007上にゲート 電極 (ゲート) を形成するための第1の導電膜5008 と第2の導電膜5009とを形成する。本実施例では、 第1の導電膜5008をTaで50~100mの厚さに 形成し、第2の導電膜5009をWで100~300nm の厚さに形成する。

【0280】Ta膜はスパッタ法で、Taのターゲット をArでスパッタすることにより形成する。この場合、 Arに適量のXeやKrを加えると、Ta膜の内部応力 を緩和して膜の剥離を防止することが出来る。また、α 加のTに膜の抵抗率は2.0 / Ωca配度であり 15 下電標 に使用することが出来るが、β相のTa膜の抵抗率は1 80μΩcm程度でありゲート電極とするには不向きであ 結晶構造をもつ窒化タンタルを10~50nm程度の厚さ でTaの下地に形成しておくと α 相のTa膜を容易に得 ることが出来る。

としたスパッタ法で形成する。その他に6フッ化タング ステン(WF。)を用いる熱CVD法で形成することも 出来る。いずれにしてもゲート電極として使用するため には低抵抗化を図る必要があり、W膜の抵抗率は20 μ Ωcm以下にすることが望ましい。W膜は結晶粒を大きく することで低抵抗率化を図ることが出来るが、W中に酸 素などの不純物元素が多い場合には結晶化が阻害され高 抵抗化する。このことより、スパッタ法による場合、純 度99.999または99.99%のWターゲットを ように十分配慮してW膜を形成することにより、抵抗率 $9 \sim 20 \mu \Omega cm$ を実現することが出来る。

【0282】なお、本実施例では、第1の導電膜500 8 を Ta、第2 の 導電膜 5009 を W としたが、特に限 定されず、いずれもTa、W、Ti、Mo、Al、Cu などから選ばれた元素、または前記元素を主成分とする 合金材料もしくは化合物材料で形成してもよい。また、 リン等の不純物元素をドーピングしたポリシリコン膜に 代表される半導体膜を用いてもよい。本実施例以外の他 の組み合わせの一例で望ましいものとしては、第1の導 50

電膜5008を窒化タンタル (TaN) で形成し、第2 の導電膜5009をWとする組み合わせ、第1の導電膜 5008を窒化タンタル (TaN) で形成し、第2の導 電膜5009をA1とする組み合わせ、第1の導電膜5 008を窒化タンタル (TaN) で形成し、第2の導電 膜5009をCuとする組み合わせが挙げられる。

46

【0283】次に、レジストによるマスク5010を形 成し、電極及び配線を形成するための第1のエッチング 処理を行う。本実施例ではICP (Inductively Couple このようにして作製される酸化シリコン膜は、その後4 10 d Plasma:誘導結合型プラズマ)エッチング法を用い、 エッチング用ガスにCF,とC1,を混合し、1Paの圧力 でコイル型の電極に500WのRF(13.56MHz)電 力を投入してプラズマを生成して行う。 基板側 (試料ス テージ) にも100WのRF (13.56MHz) 電力を投 入し、実質的に負の自己パイアス電圧を印加する。CF ,とC1,を混合した場合にはW膜及びTa膜とも同程度 にエッチングされる。

【0284】上記エッチング条件では、レジストによる マスクの形状を適したものとすることにより、基板側に 20 印加するバイアス電圧の効果により第1の導電層及び第 2の導電層の端部がテーパー形状となる。テーパー部の 角度は15~45°となる。ゲート絶縁膜上に残渣を残 作ことなくエッチングするためには、10人と0つ問題を の割合でエッチング時間を増加させると良い。W膜に対 する酸化窒化シリコン膜の選択比は2~4(代表的には 3) であるので、オーバーエッチング処理により、酸化 窒化シリコン膜が露出した面は20~50nm程度エッチ ングされることになる。こうして、第1のエッチング処 埋により第1の導電層と第2の導電層から成る第1の形 【0281】W膜を形成する場合には、Wをターゲット 30 状の導電層5011~5016 (第1の導電層5011 a~5016aと第2の導電層5011b~5016 b) を形成する。このとき、ゲート絶縁膜5007にお いては、第1の形状の導電層5011~5016で覆わ れない領域は20~50m程度エッチングされ薄くなっ た領域が形成される。(図13(B))

【0285】そして、第1のドーピング処理を行いN型 を付与する不純物元素を添加する。ドーピングの方法は イオンドープ法もしくはイオン注入法で行えば良い。イ オンドープ法の条件はドーズ量を1×10¹¹~5×10 用い、さらに成膜時に気相中からの不純物の混入がない 40 ''atoms/cm'とし、加速電圧を60~100keVとして行 ... う。N型を付与する不純物元素として15族に属する元 素、典型的にはリン(P)または砒素(As)を用いる が、ここではリン (P) を用いる。この場合、導電層 5 011~5014がN型を付与する不純物元素に対する マスクとなり、自己整合的に第1の不純物領域5017 ~5025が形成される。第1の不純物領域5017~ 5024には1×10¹⁰~1×10¹¹atoms/cm¹の濃度 範囲でN型を付与する不純物元素を添加する。(図13

【0286】次に、図13(C)に示すように、レジス

48

トマスクは除去しないまま、第2のエッチング処理を行 う。エッチングガスにCF,とC1,とO,とを用い、W 膜を選択的にエッチングする。この時、第2のエッチン グ処理により第2の形状の導電層5026~5031 (第1の導電層5026a~5031aと第2の導電層 5026b~5031b) を形成する。このとき、ゲー ト絶縁膜5007においては、第2の形状の導電層50 26~5031で**覆**われない領域はさらに20~50nm 程度エッチングされ薄くなった領域が形成される。

【0287】W膜やTa膜のCF,とC1,の混合ガスに 10 よるエッチング反応は、生成されるラジカルまたはイオ ン種と反応生成物の蒸気圧から推測することが出来る。 WとTaのフッ化物と塩化物の蒸気圧を比較すると、W のフッ化物であるWF.が極端に高く、その他のWC 1,、TaF,、TaC1,は同程度である。従って、C F, とCI, の混合ガスではW膜及びTa膜共にエッチン グされる。しかし、この混合ガスに適量のO_iを添加す るとCF₁とO₂が反応してCOとFになり、Fラジカル またはFイオンが多量に発生する。その結果、フッ化物 の蒸気圧が高いW膜のエッチング速度が増大する。一 方、TaはFが増大しても相対的にエッチング速度の増 加は少ない。また、TaはWに比較して酸化されやすい ので、の、を添加することです。の共同が流化される。

Taの酸化物はフッ素や塩素と反応しないためさらにT a膜のエッチング速度は低下する。従って、W膜とTa 膜とのエッチング速度に差を作ることが可能となりW膜 のエッチング速度をTa膜よりも大きくすることが可能 となる。

【0288】そして、図14(A)に示すように第2の ドーピング処理を行う。この場合、第1のドーピング処 30 \times 10 $^{\circ}$ ~2 \times 10 $^{\circ}$ 1 atoms/cm² となるようにする。 理よりもドーズ量を下げて高い加速電圧の条件としてN 型を付与する不純物元素をドーピングする。例えば、加 速電圧を70~120keVとし、1×10' atoms/cm の ドーズ量で行い、図13(B)で島状半導体層に形成さ れた第1の不純物領域の内側に新たな不純物領域を形成 する。ドーピングは、第2の形状の導電層5026~5 029を不純物元素に対するマスクとして用い、第1の 導電層5026a~5029aの下側の領域にも不純物 元素が添加されるようにドーピングする。こうして、第 第3の不純物領域5032~5035に添加されたリン (P) の濃度は、第1の導電層5026a~5029a のテーパー部の膜厚に従って緩やかな濃度勾配を有して いる。なお、第1の導電層5026a~5029aのテ ーパー部と重なる半導体層において、第1の導電層50 26a~5029aのテーパー部の端部から内側に向か って若干、不純物濃度が低くなっているものの、ほぼ同 程度の濃度である。

【0289】図14 (B) に示すように第3のエッチン

性イオンエッチング法 (RIE法) を用いて行う。第3 のエッチング処理により、第1の導電層5026a~5 031aのテーパー部を部分的にエッチングして、第1 の導電層が半導体層と重なる領域が縮小される。第3の エッチング処理によって、第3の形状の導電層5037 ~5042 (第1の導電層5037a~5042aと第 2の導電層5037b~5042b)を形成する。この とき、ゲート絶縁膜5007においては、第3の形状の 導電層5037~5042で覆われない領域はさらに2 0~50m程度エッチングされ薄くなった領域が形成さ れる。

【0290】第3のエッチング処理によって、第3の不 純物領域5032~5035においては、第1の導電層 5037a~5040aと重なる第3の不純物領域50 32a~5035aと、第1の不純物領域と第3の不純 物領域との間の第2の不純物領域5032b~5035 bとが形成される。

【0291】そして、図14 (C) に示すように、Pチ ャネル型TFTを形成する島状半導体層5004、50 20 06に第1の導電型とは逆の導電型の第4の不純物領域 5043~5054を形成する。第3の形状の導電層5 038b、5040bを下純物元素に対するマスクとし て思い、自己整合的に物語的は代表的です。このと き、Nチャネル型TFTを形成する島状半導体層500 3、5005および配線部5041、5042はレジス トマスク5200で全面を被覆しておく。不純物領域5 043~5054に添加されているリンの濃度は均一で はないが、ジボラン (B, H₆) を用いたイオンドープ法 で形成し、そのいずれの領域においても不純物濃度が2

【0292】以上までの工程でそれぞれの島状半導体層 に不純物領域が形成される。島状半導体層と重なる第3 の形状の導電層5037~5040がゲート電極として 機能する。また、5042は島状の第1走査線として機 能する。5041は島状の第3走査線と第3の形状の導 電層5040を接続する配線として機能する。

【0293】レジストマスク5200を除去した後、導 電型の制御を目的として、それぞれの島状半導体層に添 加された不純物元素を活性化する工程を行う。この工程 3 の不純物領域 5 0 3 2 \sim 5 0 3 5 が形成される。この 40 はファーネスアニール炉を用いる熱アニール法で行う。 その他に、レーザーアニール法、またはラピッドサーマ ルアニール法(RTA法)を適用することが出来る。熱 アニール法では酸素濃度が1ppm以下、好ましくは0. 1 ppm以下の窒素雰囲気中で400~700℃、代表的 には500~600℃で行うものであり、本実施例では 500℃で4時間の熱処理を行う。ただし、第3の形状 の導電層5037~5042に用いた配線材料が熱に弱 い場合には、配線等を保護するため層間絶縁膜(シリコ ンを主成分とする)を形成した後で活性化を行うことが グ処理を行う。エッチングガスにCHF,を用い、反応 50 好ましい。レーザーアニール法を用いる場合、結晶化の

際に用いたレーザーを使用することが可能である。活性化の場合は、移動速度は結晶化と同じにし、 $0.01\sim100\,\mathrm{MW/cm'}$ 程度(好ましくは $0.01\sim10\,\mathrm{MW/cm'}$)のエネルギー密度が必要となる。

【0294】さらに、3~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用い10る)を行っても良い。

【0295】次いで、図15 (A) に示すように、第1 の層間絶縁膜5055を酸化窒化シリコン膜から100~200nmの厚さで形成する。その上に有機絶縁物材料から成る第2の層間絶縁膜5056を形成した後、第1 の層間絶縁膜5055、第2の層間絶縁膜5056、およびゲート絶縁膜5007に対してコンタクトホールを形成し、各配線5057~5062をパターニング形成した後、接続配線5062に接する画素電極5064をパターニング形成する。

【0296】第2の層間絶縁膜5056としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ボニアミド、アクリル、BCB(ペンゾシケニブテン)等を使用することが出来る。特に、第2の層間絶縁膜5056は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではTFTによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは1~5 μ m(さらに好ましくは2~4 μ m)とすれば良い。

【0297】コンタクトホールの形成は、ドライエッチ 30 いる。 ングまたはウエットエッチングを用い、N型の不純物領 域5017、5018、5021、5022またはP型 と、5 の不純物領域5043、5048、5049、5054 05か に達するコンタクトホール、配線5042に達するコン ず)に タクトホール(図示せず)、電源供給線に達するコンタ クトホール(図示せず)、およびゲート電極に達するコ ゲート ンタクトホール(図示せず)をそれぞれ形成する。 いる。

【0298】また、配線(接統配線、信号線を含む)5 057~5062として、Ti膜を100nm、Tiを含むアルミニウム膜を300nm、Ti膜150nmをスパッ 40 夕法で連続形成した3層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜を用いても良い。

【0299】また、本実施例では、画素電極5064としてITO膜を110nmの厚さに形成し、パターニングを行った。画素電極5064を接続配線5062と接して重なるように配置することでコンタクトを取っている。また、酸化インジウムに2~20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。この画素電極5064が発光素子の陽極となる。(図15

(A))

【0300】図17に、図15(A)の工程まで終了した時点での、画素の上面図を示す。なお、配線の位置や半導体層の位置を明確にするために、絶縁膜や層間絶縁膜は省略した。図17のA-A'における断面図が、図15(A)のA-A'に示した部分に相当する。また、図17のB-B'における断面図が、図15(A)のB-B'における断面図が、図15(A)のB-B'に示した部分に相当する。また、図17のB-B'における断面図を、図16に示す。

【0301】トランジスタTr3は、半導体層5005 と、第1走査線Gj(5042)と接続されているゲート電極5039とを有している。半導体層5005が有する不純物領域5021(図17では特に図示せず)は信号線Si(5060)に接続されており、不純物領域5022(図17では特に図示せず)は配線5061に接続されている。

【0302】トランジスタTr4は、半導体層5100と、ゲート電極5101とを有している。半導体層5100が有する2つの不純物領域(図17では特に図示せ20ず)は、一方は配線5102に接続されており、もう一方は信号線Si5060に接続されている。また、ゲート電極5101は配約5107に接続されており、配約5107は第2点によりに接続されている。

【0303】トランジスタTr1は、半導体層5103と、ゲート電極5104とを有している。半導体層5103が有する2つの不純物領域(図17では特に図示せず)は、一方は電源線Vi(5110)に接続されており、もう一方は配線5061に接続されている。また、ゲート電極5104は容量用電極5109に接続されている。

【0304】トランジスタTr2は、半導体層5105と、ゲート電極5106とを有している。半導体層5105が有する2つの不純物領域(図17では特に図示せず)は、一方は電源線Vi(5110)に接続されており、もう一方は配線5062に接続されている。また、ゲート電極5106は容量用電極5109に接続されている。

【0305】トランジスタTr5は、半導体層5006と、ゲート電極5040とを有している。半導体層5006が有する2つの不純物領域(図17では特に図示せず)は、一方は配線5061に接続されており、もう一方は配線5062に接続されている。また、ゲート電極5040は、配線5041を介して第3走査線Rjに接続されている。

【0306】配線5062は画素電極5064に接続されている。

【0307】5108は半導体層に不純物を添加することで形成された容量用の半導体層であり、ゲート絶縁膜5007(図17では特に図示せず)を間に介して容量50 用電極5109と重なっている。また容量用電極510

が挙げられる。

【0322】なお、実際には図15 (B)の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム (ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性のシーリング材でパッケージング (封入)することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料 (例えば酸化パリウム)を配置したりすると発光素子の信頼性が向上する。

【0323】また、パッケージング等の処理により気密 10性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ(フレキシブルプリントサーキット:FPC)を取り付けて製品として完成する。このような出荷出来る状態にまでした状態を本明細書中では発光装置という。

【0324】また、本実施例で示す工程に従えば、発光 装置の作製に必要なフォトマスクの数を抑えることが出 来る。その結果、工程を短縮し、製造コストの低減及び 歩留まりの向上に寄与することが出来る。

【0325】本発明の発光装置の作製方法は、本実施例 20 において説明した作製方法に限定されない。本発明の発光装置は公知の方法を用いて作成することが可能である。

【0326】本実施例は、実施例1~3と自由に組み合わせて実施することが可能である。

【0327】(実施例5)本実施例では、アナログ駆動法で駆動する本発明の発光装置が有する駆動回路(信号線駆動回路及び走査線駆動回路)の構成について説明する。

【0328】図18(A)に本実施例の信号線駆動回路 30401のプロック図を示す。402はシフトレジスタ、403はバッファ、404はサンプリング回路、405は電流変換回路を示している。

【0329】シフトレジスタ402には、クロック信号(CLK)、スタートパルス信号(SP)が入力されている。シフトレジスタ402にクロック信号(CLK)とスタートパルス信号(SP)が入力されると、タイミング信号が生成される。

【0330】生成されたタイミング信号は、バッファ403において増幅または緩衝増幅されて、サンプリング40回路404に入力される。なお、バッファの代わりにレベルシフタを設けて、タイミング信号を増幅しても良い。また、バッファとレベルシフタを両方設けていても良い。

【0331】図18(B)にサンプリング回路404、電流変換回路405の具体的な構成を示す。なおサンプリング回路404は、端子410においてバッファ403と接続されている。

【0332】サンプリング回路404には、複数のスイ 【03 ッチ411が設けられている。そしてサンプリング回路 50 する。

404には、ビデオ信号線406からアナログビデオ信号が入力されており、スイッチ411はタイミング信号に同期して、該アナログビデオ信号をサンプリングし、後段の電流変換回路405に入力する。なお図18

(B)では、電流変換回路405はサンプリング回路404が有するスイッチ411の1つに接続されている電流変換回路だけを示しているが、各スイッチ411の後段に、図18(B)に示したような電流変換回路405が接続されているものとする。

【0333】なお本実施例では、スイッチ411にトランジスタを1つだけ用いているが、スイッチ411はタイミング信号に同期してアナログビデオ信号をサンプリングできるスイッチであれば良く、本実施例の構成に限定されない。

【0334】サンプリングされたアナログビデオ信号は、電流変換回路405が有する電流出力回路412に入力される。電流出力回路412は、入力されたビデオ信号の電圧に見合った値の電流(信号電流)を出力する。なお図18ではアンプ及びトランジスタを用いて電流出力回路を形成しているが、本発明はこの構成に限定されず、入力された信号の電圧に見合った値の電流を出力することができる回路であれば良い、

【0035】 款付りたされ、用すく地色で持一時:05 が有するリセット回路417に入力される。リセット回 路417は、2つのアナログスイッチ413、414 と、インバーター416と、電源415を有している。 【0336】アナログスイッチ414にはリセット信号 (Res)が入力されており、アナログスイッチ413 には、インバーター416によって反転されたリセット 信号(Res)が入力されている。そしてアナログスイッチ413とアナログスイッチ414は、反転したリセット信号とリセット信号にそれぞれ同期して動作しており、一方がオンのとき片一方がオフになっている。

【0337】そして、アナログスイッチ413がオンのときに信号電流は対応する信号線に入力される。逆に、アナログスイッチ414がオンのときに電源415の電圧が信号線に与えられ、信号線がリセットされる。なお、電源415の電圧は、画素に設けられた電源線の電圧とほぼ同じ高さであることが望ましく、信号線がリセットされているときに信号線にながれる電流が0に近ければ近いほど良い。

【0338】なお信号線は、帰線期間中にリセットするのが望ましい。しかし、画像を表示している期間以外であるならば、必要に応じて帰線期間以外の期間にリセットすることも可能である。

【0339】なお、シフトレジスタの代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。

【0340】次に、走査線駆動回路の構成について説明する。

57

の一例を示す。なお電流設定回路 C 2 ~ C x も同じ構成を有する。

【0360】電流設定回路C1は定電流源631と、4つのトランスミッションゲートSW1~SW4と、2つのインパーターInb1、Inb2とを有している。なお、定電流源631が有するトランジスタ650の極性は、画素が有するトランジスタTr1及びTr2の極性と同じである。

【0361】記憶回路B604が有するLATB_1から出力されたデジタルビデオ信号によって、SW1~S 10W4のスイッチングが制御される。なおSW1及びSW3に入力されるデジタルビデオ信号と、SW2及びSW4に入力されるデジタルビデオ信号は、Inb1、Inb2によって反転している。そのためSW1及びSW3がオンのときはSW2及びSW4はオフ、SW1及びSW3がオフのときはSW2及びSW4はオンとなっている。

【0362】SW1及びSW3がオンのとき、定電流源631から0ではない所定の値の電流IdがSW1及びSW3を介して、信号電流Icとして信号線S1に入力20される。

【0363】逆にSW2及びSW4がオンのときは、定 では買631からの電声!1片5W2も介してパラウン ドにおとされる。またSW4を介して電源線V1~Vx の電源電圧が信号線S1に与えられ、1c = 0となる。 【0364】再び図21を参照して、前記の動作が、1ライン期間内に、定電流回路605が有する全ての電流 設定回路(C1~Cx)において同時に行われる。よっ て、デジタルビデオ信号により、全ての信号線に入力さ

【0365】本発明において用いられる駆動回路は、本実施例で示した構成に限定されない。さらに、本実施例で示した定電流回路は、図22に示した構成に限定されない。本発明で用いられる定電流回路は、信号電流Icが取りうる2値のいずれか一方をデジタルビデオ信号によって選択し、選択された値を有する信号電流を信号線に流すことができれば、どのような構成を有していても良い。

れる信号電流Icの値が選択される。

【0366】なお、シフトレジスタの代わりに、例えば デコーダ回路のような信号線の選択ができる別の回路を 40 用いても良い。

【0367】本実施例の構成は、実施例1~4と自由に 組み合わせて実施することが可能である。

【0368】(実施例7)本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、発光素子の低消費電力化、長寿命化、および軽量化が可能になる。

【0369】ここで、三重項励起子を利用し、外部発光 量子効率を向上させた報告を示す。(T. Tsutsui、C. Adac hi, S. Saito, Photochemical Processes in Organized Molecular Systems, ed. K. Honda, (Elsevier Sci. Pub., Tokyo, 1991) p. 437.)

【0370】上記の論文により報告された有機発光材料 (クマリン色素)の分子式を以下に示す。

[0371]

【化1】

[O 3 7 2] (M.A. Baldo, D.F.O'Brien, Y.You, A. Shou stikov, S. Sibley, M.E. Thompson, S. R. Forrest, Nature 395 (1998) p. 151.)

【0373】上記の論文により報告された有機発光材料 (Pt 錯体)の分子式を以下に示す。

[0374]

(化2)

[O 3 7 5] (M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett., 75 (199 30 9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)

【0376】上記の論文により報告された有機発光材料(Ir 錯体)の分子式を以下に示す。

[0377]

【化3】



【0378】以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より3~4倍の高い外部発光量子効率の実現が可能となる。

【0379】なお、本実施例の構成は、実施例1~実施例6のいずれの構成とも自由に組み合わせて実施することが可能である。

量子効率を向上させた報告を示す。(T.Tsutsui, C.Adac 50 【0380】(実施例8)本実施例では、本発明を用い

て発光装置を作製した例について、図23を用いて説明 する。

【0381】図23は、トランジスタが形成された素子 基板をシーリング材によって封止することによって形成 された発光装置の上面図であり、図23(B)は、図2 3 (A) のA-A' における断面図、図23 (C) は図 23 (A) のB-B'における断面図である。

【0382】基板4001上に設けられた画素部400 2と、信号線駆動回路4003と、第1及び第2の走査 線駆動回路4004a、bとを囲むようにして、シール 10 材4009が設けられている。また画素部4002と、 信号線駆動回路4003と、第1及び第2の走査線駆動 回路4004a、bとの上にシーリング材4008が設 けられている。よって画素部4002と、信号線駆動回 路4003と、第1及び第2の走査線駆動回路4004 a、bとは、基板4001とシール材4009とシーリ ング材4008とによって、充填材4210で密封され ている。

【0383】また基板4001上に設けられた画素部4 走査線駆動回路4004a、bとは、複数のTFTを有 している。 図23 (B) では代表的に、下地膜4010 上に形成された、信号線界動画路4003に含まれて際 動TFT(但し、ここではnチャネル型TFTとpチャ ネル型TFTを図示する) 4201及び画素部4002 に含まれるトランジスタTr5 4202を図示した。

【0384】本実施例では、駆動TFT4201には公 知の方法で作製されたpチャネル型TFTまたはnチャ ネル型TFTが用いられ、トランジスタTr5 420 いられる。

【0385】駆動TFT4201及びトランジスタTr 5 4202上には層間絶縁膜(平坦化膜) 4301が 形成され、その上にトランジスタTr5 4202のド レインと電気的に接続する画素電極 (陽極) 4203が 形成される。画素電極4203としては仕事関数の大き い透明導電膜が用いられる。透明導電膜としては、酸化 インジウムと酸化スズとの化合物、酸化インジウムと酸 化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化イン ガリウムを添加したものを用いても良い。

【0386】そして、画素電極4203の上には絶縁膜 4302が形成され、絶縁膜4302は画素電極420 3の上に開口部が形成されている。この開口部におい て、画素電極4203の上には有機発光層4204が形 成される。有機発光層4204は公知の有機発光材料ま たは無機発光材料を用いることができる。また、有機発 光材料には低分子系(モノマー系)材料と高分子系(ポ リマー系) 材料があるがどちらを用いても良い。

【0387】有機発光層4204の形成方法は公知の蒸 50 る。本実施例では充填材として窒素を用いた。

着技術もしくは塗布法技術を用いれば良い。また、有機 発光層の構造は正孔注入層、正孔輸送層、発光層、電子 輸送層または電子注入層を自由に組み合わせて積層構造 または単層構造とすれば良い。

【0388】有機発光層4204の上には遮光性を有す る導電膜(代表的にはアルミニウム、銅もしくは銀を主 成分とする導電膜またはそれらと他の導電膜との積層 膜)からなる陰極4205が形成される。また、陰極4 205と有機発光層4204の界面に存在する水分や酸 素は極力排除しておくことが望ましい。従って、有機発 光層4204を窒素または希ガス雰囲気で形成し、酸素 や水分に触れさせないまま陰極4205を形成するとい った工夫が必要である。本実施例ではマルチチャンパー 方式(クラスターツール方式)の成膜装置を用いること で上述のような成膜を可能とする。そして陰極4205 は所定の電圧が与えられている。

【0389】以上のようにして、画素電極(陽極) 42 03、有機発光層4204及び陰極4205からなる発 光素子4303が形成される。そして発光素子4303 002と、信号線駆動回路4003と、第1及び第2の 20 を覆うように、絶縁膜4302上に保護膜4209が形 成されている。保護膜4209は、発光素子4303に 酸素や水分等が入り込むのを防ぐのに効果的である。

> [0360] 1007日は2007年は1200年2日2月27日 配線であり、トランジスタTr54202のソースに電 気的に接続されている。引き回し配線4005aはシー ル材4009と基板4001との間を通り、異方導電性 フィルム4300を介してFPC4006が有するFP C用配線4301に電気的に接続される。

【0391】シーリング材4008としては、ガラス 2には公知の方法で作製されたpチャネル型TFTが用 30 材、金属材(代表的にはステンレス材)、セラミックス 材、プラスチック材(プラスチックフィルムも含む)を 用いることができる。プラスチック材としては、FRP (Fiberglass-Reinforced Pl astics) 板、PVF (ポリビニルフルオライド) フィルム、マイラーフィルム、ポリエステルフィルムま たはアクリル樹脂フィルムを用いることができる。ま た、アルミニウムホイルをPVFフィルムやマイラーフ ィルムで挟んだ構造のシートを用いることもできる。

【0392】但し、発光素子からの光の放射方向がカバ ジウムを用いることができる。また、前記透明導電膜に 40 一材側に向かう場合にはカバー材は透明でなければなら ない。その場合には、ガラス板、プラスチック板、ポリ エステルフィルムまたはアクリルフィルムのような透明 物質を用いる。

> 【0393】また、充填材4210としては窒素やアル ゴンなどの不活性な気体の他に、紫外線硬化樹脂または 熱硬化樹脂を用いることができ、PVC(ポリピニルク ロライド)、アクリル、ポリイミド、エポキシ樹脂、シ リコーン樹脂、PVB (ポリビニルプチラル) またはE VA (エチレンピニルアセテート) を用いることができ

【0394】また充填材4210を吸湿性物質(好まし くは酸化パリウム)もしくは酸素を吸着しうる物質にさ らしておくために、シーリング材4008の基板400 1側の面に凹部4007を設けて吸湿性物質または酸素 を吸着しうる物質4207を配置する。そして、吸湿性 物質または酸素を吸着しうる物質4207が飛び散らな いように、凹部カバー材4208によって吸湿性物質ま たは酸素を吸着しうる物質4207は凹部4007に保 持されている。なお凹部カバー材4208は目の細かい メッシュ状になっており、空気や水分は通し、吸湿性物 10 質または酸素を吸着しうる物質4207は通さない構成 になっている。吸湿性物質または酸素を吸着しうる物質 4207を設けることで、発光素子4303の劣化を抑 制できる。

【0395】図23 (C) に示すように、画素電極42 03が形成されると同時に、引き回し配線4005a上 に接するように導電性膜4203aが形成される。

【0396】また、異方導電性フィルム4300は導電 性フィラー4300aを有している。基板4001とF PC4006とを熱圧着することで、基板4001上の 20 シー1、4-フェニレン) [RO-PPP]、ポリ(2. 導電性膜4203aとFPC4006上のFPC用配線 4301とが、導電性フィラー4300aによって電気 的に接続される。

【0397】本実施例の構成は、実施例1~実施例7に 示した構成と自由に組み合わせて実施することが可能で ある。

【0398】 (実施例9) 発光素子に用いられる有機発 光材料は低分子系と高分子系に大別される。本発明の発 光装置は、低分子系の有機発光材料でも高分子系の有機 発光材料でも、どちらでも用いることができる。

【0399】低分子系の有機発光材料は、蒸着法により 成膜される。したがって積層構造をとりやすく、ホール 輸送層、電子輸送層などの機能が異なる膜を積層するこ とで高効率化しやすい。

【0400】低分子系の有機発光材料としては、キノリ ノールを配位子としたアルミニウム錯体Alg,、トリ フェニルアミン誘導体 (TPD) 等が代表的に挙げられ

【0401】一方、高分子系の有機発光材料は低分子系 **塗布により成膜することが可能であるので、素子の作製** が比較的容易である。

【0402】高分子系の有機発光材料を用いた発光素子 の構造は、低分子系の有機発光材料を用いたときと基本 的には同じであり、陰極/有機発光層/陽極となる。し かし、高分子系の有機発光材料を用いた有機発光層を形 成する際には、低分子系の有機発光材料を用いたときの ような積層構造を形成させることは難しく、知られてい る中では2層の積層構造が有名である。具体的には、陰 極/発光層/正孔輸送層/陽極という構造である。な

お、高分子系の有機発光材料を用いた発光素子の場合に は、陰極材料としてCaを用いることも可能である。

【0403】なお、素子の発光色は、発光層を形成する 材料で決まるため、これらを選択することで所望の発光 を示す発光素子を形成することができる。発光層の形成 に用いることができる高分子系の有機発光材料は、ポリ パラフェニレンピニレン系、ポリパラフェニレン系、ポ リチオフェン系、ポリフルオレン系が代表的に挙げられ

【0404】ポリパラフェニレンピニレン系には、ポリ (パラフェニレンピニレン) [PPV] の誘導体、ポリ (2, 5-ジアルコキシ-1, 4-フェニレンピニレ ン) [RO-PPV]、ポリ(2-(2'-エチル-ヘキ ソキシ) -5-メトキシ-1, 4-フェニレンピニレ ン) [MEH-PPV]、ポリ(2-(ジアルコキシフェ ニル) -1,4-フェニレンピニレン) [ROPh-PP V]等が挙げられる。

【0405】ポリパラフェニレン系には、ポリパラフェ ニレン [PPP] の誘導体、ポリ(2,5-ジアルコキ 5-ジへキソキシー1、4-フェニレン) 等が挙げられ る。

【0406】ポリチオフェン系には、ポリチオフェン

[PT] の誘導体、ポリ(3-アルキルチオフェン) [PAT]、ポリ (3-ヘキシルチオフェン) [PH T]、ポリ(3-シクロヘキシルチオフェン)[PCH T]、ポリ(3-シクロヘキシル-4-メチルチオフェ ン) [PCHMT]、ポリ(3、4-ジシクロヘキシル チオフェン) [PDCHT]、ポリ[3-(4-オクチ 30 ルフェニル) -チオフェン] [POPT]、ポリ[3-(4-オクチルフェニル) - 2, 2 ビチオフェン] [P]TOPT] 等が挙げられる。

【0407】ポリフルオレン系には、ポリフルオレン [PF] の誘導体、ポリ(9,9-ジアルキルフルオレ ン) [PDAF]、ポリ(9,9-ジオクチルフルオレ ン) [PDOF] 等が挙げられる。

【0408】なお、正孔輸送性の高分子系の有機発光材 料を、陽極と発光性の高分子系有機発光材料の間に挟ん で形成すると、陽極からの正孔注入性を向上させること に比べて物理的強度が高く、素子の耐久性が高い。また 40 ができる。一般にアクセプター材料と共に水に溶解させ たものをスピンコート法などで塗布する。また、有機溶 媒には不溶であるため、上述した発光性の有機発光材料 との積層が可能である。

> 【0409】正孔輸送性の高分子系の有機発光材料とし ては、PEDOTとアクセプター材料としてのショウノ ウスルホン酸(CSA)の混合物、ポリアニリン[PA NI] とアクセプター材料としてのポリスチレンスルホ ン酸 [PSS] の混合物等が挙げられる。

【0410】なお、本実施例の構成は、実施例1~実施 50 例8のいずれの構成とも自由に組み合わせて実施するこ

つ)及び電源線Vi(V1~Vxのうちの1つ)を有し ている。

【0427】また画素101は、トランジスタTr1、 トランジスタTr2、トランジスタTr3、トランジス タTr4、トランジスタTr5、トランジスタTr6、 発光素子701及び保持容量702を有している。保持 容量702はトランジスタTr1及びTr2のゲートと ソースの間の電圧(ゲート電圧)をより確実に保持する ために設けられているが、必ずしも設ける必要はない。

【0428】トランジスタTr3のゲートは第1走査線 10 Gjに接続されている。そしてトランジスタTr3のソ ースとドレインは、一方は信号線Siに接続されてお り、もう一方はトランジスタTr1のドレインに接続さ れている。

【0429】トランジスタTr4のゲートは、第2走査 線Pjに接続されている。そしてトランジスタT r 4の ソースとドレインは、一方はトランジスタTr1のドレ インに、もう一方はトランジスタTr1及びTr2のゲ ートに接続されている。

【0430】トランジスタTr6のゲートは、トランジ 20 スタTr1及びTr2のゲートに接続されている。そし てトランジスタTr6のソースとドレインは、一方はト ランジスクTドドのドレインに、もろい方はトランジス タTr5のソースまたはドレインに接続されている。

【0431】トランジスタTr5のゲートは、第3走査 線Rjに接続されている。そしてトランジスタTr5の ソースとドレインは、一方はトランジスタTr2のドレ インに、もう一方はトランジスタTr6のソースまたは・ ドレインに接続されている。

【0432】トランジスタTr1とトランジスタTr2 30 流源を意味する。 とTr6のゲートは、互いに接続されている。トランジ スタTr1とトランジスタTr2のソースは、共に電源 線Viに接続されている。そして、トランジスタTr2 のドレインは、発光素子701の画素電極に接続されて いる。

【0433】保持容量702が有する2つの電極は、一 方はトランジスタTr1とトランジスタTr2のゲート に、もう一方は電源線Viに接続されている。

【0434】電源線Viの電圧(電源電圧)は一定の高 に保たれている。

【0435】なお、トランジスタTr1、Tr2及びT r6はnチャネル型トランジスタとpチャネル型トラン ジスタのどちらでも良い。ただし、トランジスタTr 1、Tr2及びTr6の極性は同じである。なお、陽極 を画素電極として用い、陰極を対向電極として用いる場 合、トランジスタTrl及びTr2はpチャネル型トラ ンジスタであるのが望ましい。逆に、陽極を対向電極と して用い、陰極を画素電極として用いる場合、トランジ るのが望ましい。

【0436】トランジスタTr3、Tr4、Tr5は、 nチャネル型トランジスタとpチャネル型トランジスタ のどちらでも良い。

【0437】次に、本実施例の発光装置の動作について 説明する。図28に示した画素を有する発光装置の動作 は、図3に示した画素の場合と同様に、書き込み期間T aと表示期間Tdとに分けて説明することが可能であ

【0438】また、第1~3走査線に印加される電圧に ついては、図4に示したタイミングチャートを参照する ことができる。また図29は、図28に示した画素の、 書き込み期間Taと表示期間Tdにおけるトランジスタ Tr1とトランジスタTr2の接続を、簡単に示した図 である。

【0439】書き込み期間Taが開始されると、第1走 査線G、第2走査線Pが選択される。よって、トランジ スタTr3とトランジスタTr4がオンになる。なお、 第3走査線Rは選択されていないので、トランジスタT r5はオフになっている。

【0440】そして、信号線駆動回路102に入力され るビデオ信号に基づき、信号線S1~Sxと電源線V1 トVixの間に、それぞれビデナ信号に歩いた信号電管 L cが流れる。

【0441】図29(A)に、書き込み期間Taにおい て、信号線Siにピデオ信号に応じた信号電流Icが流 れた場合の、画素101の概略図を示す。706は対向 電極に電圧を与える電源との接続用の端子を意味してい る。また、707は信号線駆動回路102が有する定電

【0442】トランジスタTr3はオンの状態にあるの で、信号線Siにビデオ信号に応じた信号電流Icが流 れると、信号電流 ІсはトランジスタTr1のドレイン とソースの間に流れる。このときトランジスタTr1 は、ゲートとドレインが接続されているので飽和領域で 動作しており、式1が成り立つ。よって、トランジスタ Trlのゲート電圧Vcsは電流値Icによって定まる。 【0443】そしてトランジスタTr2のゲートは、ト ランジスタTr1のゲートに接続されている。また、ト さに保たれている。また対向電極の電圧も、一定の高さ 40 ランジスタTr2のソースは、トランジスタTr1のソ ースに接続されている。したがって、トランジスタTr 1のゲート電圧は、そのままトランジスタTr2のゲー ト電圧となる。よって、トランジスタTr2のドレイン 電流は、トランジスタTr1のドレイン電流に比例す る。特に、μC。W/L及びV_τμが互いに等しいとき、 トランジスタTr1とトランジスタTr2のドレイン電 流は互いに等しくなり、 I1= Icとなる。

【0444】そして、トランジスタTr2のドレイン電 流 1,は発光素子704に流れる。発光素子に流れる電 スタTr1及びTr2はnチャネル型トランジスタであ 50 流は、定電流源707において定められた信号電流Ic

に応じた大きさであり、流れる電流の大きさに見合った 輝度で発光素子704は発光する。発光素子に流れる電 流が0に限りなく近かったり、発光素子に流れる電流が 逆パイアスの方向に流れたりする場合は、発光素子70 4は発光しない。

【0445】書き込み期間Taが終了すると、第1走査 線G、第2走査線Pの選択が終了する。このとき、第2 走査線Pの選択が、第1走査線Gよりも先に終了するの が望ましい。なぜならトランジスタTr3が先にオフに て漏れてしまうからである。

【0446】書き込み期間Taが終了すると、次に表示 期間Tdが開始される。表示期間Tdが開始されると、 第3走査線Rが選択されトランジスタTr5がオンにな る。なお、第1走査線G及び第2走査線Pは選択されて いないので、トランジスタTr3及びTr4はオフにな っている。

【0447】図29(B)に、表示期間Tdにおける画 素の概略図を示す。トランジスタT r 3 及びトランジス 1及びトランジスタTr2のソースは電源線Viに接続 されており、一定の電圧(電源電圧)が与えられてい

【0448】一方トランジスタTr1、Tr2において は、書き込み期間Taにおいて定められたV。。がそのま ま保持されている。さらに、トランジスタTr6のゲー トはトランジスタTrl及びTr2のゲートと接続され ている。そのため、トランジスタTr1のドレイン電流 とトランジスタTr6のドレイン電流は同じ大きさに保 イン電流は、トランジスタTr6のチャネル長及びチャ ネル幅に左右される。

【0449】トランジスタTr1とTr6のゲート電 圧、移動度、単位面積あたりのゲート容量、閾値、チャ ネル幅が等しいと仮定すると、式1より以下の式2が導 き出される。なお、式2においてトランジスタTr1の チャネル長をL1、Tr6のチャネル長をL6、Tr1 及びTr6のドレイン電流をⅠ、とする。

[0450]

【式2】 $I_1 = I_1 \times L1 / (L1 + L6)$

【0451】一方、トランジスタTr2のドレイン電流 I,の値は、信号電流 I c に応じた大きさに維持された ままである。

【0452】そして、トランジスタTr5がオンなの で、トランジスタTr1及びTr6のドレイン電流 I, と、トランジスタTr2のドレイン電流 I, は、共に発 光素子704に流れる。よって、ドレイン電流 I,と、 ドレイン電流 I, を合わせた電流の大きさに見合った輝 度で、発光素子704は発光する。

合った輝度で発光素子704が発光するので、各画素の 階調は、表示期間Tdにおける発光素子に流れる電流の 大きさで決まる。なお、書き込み期間Taにおいても、 ドレイン電流 I, の大きさに見合った輝度で発光してい るが、その階調に与える影響は、実際のパネルでは無視 できる程度に小さいと考えられる。なぜなら、例えばV GAだと480ラインの画素が画素部に設けられてお り、1ラインの画素の書き込み期間Taは1フレーム期 間の1/480程度と非常に小さいからである。もちろ なってしまうと、保持容量 7 0 5 の電荷がT r 4 を通っ 10 ん、書き込み期間T a における発光素子に流れる電流の 階調への影響を考慮に入れて、信号電流Ⅰcの大きさを 補正するようにしても良い。

【0454】本発明の画素では、表示期間において発光 素子に流れる電流はドレイン電流 I,と、ドレイン電流 1,の和である。よって、発光素子に流れる電流がドレ イン電流 I: のみに依存していない。そのため、トラン ジスタTr1とトランジスタTr2の特性がずれて、ト ランジスタTr2のドレイン電流 I,と信号電流 I cの 比が画素間で異なっても、発光素子に流れる電流の値が のを防ぐことができる。

【0455】また、木発明の画素では、書き込み期間下 くながいてしていがなりでもくのが、この数学を変化事 子に流れていない。よって信号線駆動回路によって画業 に電流が供給され、トランジスタTr1のドレイン電流 が流れることでゲート電圧が変化しはじめてから、その 値が安定するまでの時間は、発光素子の容量に左右され ない。したがって、従来の画素と比べて、供給された電 流から変換される電圧が早く安定するので、電流を書き たれる。そして、式1より、トランジスタTr1のドレ 30 込む時間を短くすることができ、動画表示において残像 が視認されてしまうのを防ぐことができる。

> 【0456】また、従来と同様に、電流入力型の発光装 置の利点も兼ね備えている。すなわち、TFTの特性が 画素毎にばらついていても、電圧入力型の発光装置に比 べて画素間で発光素子の輝度にばらつきが生じるのを防 ぐことができる。また、図25に示した電圧入力型の画 素のTFT51を線形領域で動作させたときに比べて、 発光素子の劣化による輝度の低下を抑えることができ る。また、有機発光層の温度が外気温や発光パネル自身 40 が発する熱等に左右されても、発光素子の輝度が変化す るのを抑えることができ、また温度の上昇に伴って消費 電流が大きくなるのを防ぐことができる。

【0457】さらに、本実施例の画素では、図3、図 5、図7、図9、図10及び図11に示した画素に比べ て、書き込み期間におけるトランジスタTr1のドレイ ン電流よりも、表示期間におけるTr1のドレイン電流 が小さいため、信号電流Icに対する発光素子に流れる 電流の比が小さくなる。よって、信号電流 I c をより大 きくすることができるので、雑音の影響を受けにくい。 【0453】なお、発光素子に流れる電流の大きさに見 50 【0458】なお、本実施例において、トランジスタT

r4のソースとドレインは、一方はトランジスタTr1のドレインに、もう一方はトランジスタTr1のゲート及びトランジスタTr2のゲートに接続されている。しかし本実例はこの構成に限定されない。本発明の画素は、書き込み期間TaにおいてトランジスタTr1のゲートとドレインを接続し、表示期間においてトランジスタTr1のゲートとドレインを切り離すことができるように、トランジスタTr4が他の素子または配線と接続されていれば良い。

【0459】また本実施例において、トランジスタT r 10 ートに接続されている。 5のソースとドレインは、一方はTr1のドレインに、 もう一方はTr6のソースまたはドレインに接続されて いる。しかし本実例はこの構成に限定されない。本発明 の画素は、書き込み期間TaにおいてトランジスタTr1のドレインと画素電極とを切り離し、表示期間におい てトランジスタTr2のドレインと画素電極とを接続することができるように、トランジスタTr5が他の素子または配線と接続されていれば良い。例えば、トランジスタTr6のソースとドレインが、一方はTr1のドレインに接 20 「r0 回画素電極に接続されていても良い。 「r0 4 7 0 」保持容量 7 次されていても良い。

【0460】つまり、Tr3、Tr4、Tr5は、Taでは関20(A)のように特性され、T:つけ関20

(B) のように接続されていれば良い。また、Gj、Pj、Rjは3本が別の配線となっているが、まとめて1本や2本にしても良い。

【0461】つまり、TaにおいてTr1を流れる電流は全て電流源で制御されていれば良い。TdにおいてはTr1とTr2を流れる電流は発光素子に流れれば良い。

【0462】なお、本実施例の構成は、実施例4~実施例10のいずれの構成とも自由に組み合わせて実施することが可能である。

【0463】(実施例12)本実施例では、図2に示した発光装置が有する画素101の構成について説明する。

【0464】図30に、図2で示した画素101の詳しい構成を示す。図30に示す画素101は、信号線Si(S1~Sxのうちの1つ)、第1走査線Gj(G1~Gyのうちの1つ)、第2走査線Pj(P1~Pyのう 40ちの1つ)、第3走査線Rj(R1~Ryのうちの1つ)及び電源線Vi(V1~Vxのうちの1つ)を有している。

【0465】また画素101は、トランジスタTr1、トランジスタTr2、トランジスタTr3、トランジスタTr3、トランジスタTr4、トランジスタTr5、発光素子730及び保持容量731を有している。保持容量731はトランジスタTr1及びTr2のゲートとソースの間の電圧(ゲート電圧)をより確実に保持するために設けられているが、必ずしも設ける必要はない。

【0466】トランジスタTr3のゲートは第1走査線 Gjに接続されている。そしてトランジスタTr3のソースとドレインは、一方は信号線Siに接続されており、もう一方はトランジスタTr1のドレインに接続されている。

70

【0467】トランジスタTr4のゲートは、第2走査線Pjに接続されている。そしてトランジスタTr4のソースとドレインは、一方はトランジスタTr1のドレインに、もう一方はトランジスタTr1及びTr2のゲートに接続されている。

【0468】トランジスタTr5のゲートは、第3走査線R」に接続されている。そしてトランジスタTr5のソースとドレインは、一方はトランジスタTr2のドレイン及び電源線Viに、もう一方はトランジスタTr1のドレインに接続されている。

【0469】トランジスタTr1とトランジスタTr2 のゲートは、互いに接続されている。トランジスタTr1とトランジスタTr2のソースは、共に発光素子730の画素電極に接続されている。

【0470】保持容量731が有する2つの電極は、一方はトランジスタTr1とトランジスタTr2のゲートに、もう一方は発光素子730の両素電極に接続されている

【0471】電源線Viの電圧(電源電圧)は一定の高さに保たれている。また対向電極の電圧も、一定の高さに保たれている。

【0472】なお、トランジスタTr1及びTr2はnチャネル型トランジスタとpチャネル型トランジスタのどちらでも良い。ただし、トランジスタTr1及びTr2の極性は同じである。なお、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタTr1及びTr2はnチャネル型トランジスタTr1及びTr2はpチャネル型トランジスタであるのが望ましい。 【0473】トランジスタTr3、Tr4、Tr5は、nチャネル型トランジスタとpチャネル型トランジスタのどちらでも良い。

【0474】図30に示した画素を有する発光装置の動作は、図3に示した画素の場合と同様に、書き込み期間 Taと表示期間 Tdとに分けて説明することが可能である。また、第 $1\sim3$ 走査線に印加される電圧については、図4に示したタイミングチャートを参照することができる。また図31は、図30に示した画素の、書き込み期間 Taと表示期間 TdにおけるトランジスタTr1とトランジスタTr2の接続を、簡単に示した図である。

【0475】 書き込み期間 Taが開始されると、第1走 査線G、第2走査線Pが選択される。よって、トランジ 50 スタTr3とトランジスタTr4がオンになる。なお、

74

合った輝度で発光素子730が発光するので、各画素の 階調は、表示期間Tdにおける発光素子に流れる電流の 大きさで決まる。

【0491】本発明の画素では、表示期間において発光 素子に流れる電流はドレイン電流 I, と、ドレイン電流 I,の和である。よって、発光素子に流れる電流がドレ イン電流 I,のみに依存していない。そのため、トラン ジスタTr1とトランジスタTr2の特性がずれて、ト ランジスタTr2のドレイン電流 I:と信号電流 I cの 比が画素間で異なっても、発光素子に流れる電流の値が 10 画素間でずれるのを抑え、輝度のばらつきが視認される のを防ぐことができる。

【0492】また、本発明の画素では、書き込み期間T aにおいてトランジスタTrlのドレイン電流は発光素 子に流れていない。よって信号線駆動回路によって画素 に電流が供給され、トランジスタTrlのドレイン電流 が流れることでゲート電圧が変化しはじめてから、その 値が安定するまでの時間は、発光素子の容量に左右され ない。したがって、従来の画素と比べて、供給された電 流から変換される電圧が早く安定するので、電流を書き 20 込む時間を短くすることができ、動画表示において残像 が視認されてしまうのを防ぐことができる。

【0402】東九、発索と開係に、電流入り間の発光性 置の利点も兼ね備えている。すなわち、TFTの特性が 画素毎にばらついていても、電圧入力型の発光装置に比 べて画素間で発光素子の輝度にばらつきが生じるのを防 ぐことができる。また、図25に示した電圧入力型の画 素のTFT51を線形領域で動作させたときに比べて、 発光素子の劣化による輝度の低下を抑えることができ が発する熱等に左右されても、発光素子の輝度が変化す るのを抑えることができ、また温度の上昇に伴って消費 電流が大きくなるのを防ぐことができる。

【0494】なお、本実施例において、トランジスタT r4のソースとドレインは、一方はトランジスタTr1 のドレインに、もう一方はトランジスタTr1のゲート 及びトランジスタTr2のゲートに接続されている。し かし本実例はこの構成に限定されない。本発明の画素 は、むき込み期間TaにおいてトランジスタTr1のゲ タTr1のゲートとドレインを切り離すことができるよ うに、トランジスタT r 4 が他の素子または配線と接続 されていれば良い。

【0495】また本実施例において、トランジスタTr 5のソースとドレインは、一方はTr2のドレインに、 もう一方はTr3のソースまたはドレインに接続されて いる。しかし本実例はこの構成に限定されない。

【0496】 つまり、Tr3、Tr4、Tr5は、Ta では図31(A)のように接続され、Tdでは図31 (B) のように接続されていれば良い。また、Gj、P 50 0の画素電極に接続されている。

j、Rjは3本が別の配線となっているが、まとめて1 本や2本にしても良い。

【0497】つまり、TaにおいてTr1を流れる電流 は全て電流源で制御されていれば良い。Tdにおいては Tr1とTr2を流れる電流は発光素子に流れれば良

【0498】なお、本実施例の構成は、実施例4~実施 例11のいずれの構成とも自由に組み合わせて実施する ことが可能である。

【0499】(実施例13)本実施例では、図2に示し た発光装置が有する画素 101の構成について説明す

【0500】図32に、図2で示した画素101の詳し い構成を示す。図32に示す画素101は、信号線Si (S1~Sxのうちの1つ)、第1走査線Gj (G1~ Gyのうちの1つ)、第2走査線Pj (P1~Pyのう ちの1つ)、第3走査線Rj(R1~Ryのうちの1 つ) 及び電源線 Vi (V1~ Vxのうちの1つ) を有し

【0501】また画素101は、トランジスタTr1、 トランジスタTr2、トランジスタTr3、トランジス タTェ4、トランジスタTェ5、トランジスタTェ6、 発光学等でのの関係関係ではている地合むではす。 型標 容量761はトランジスタTr1及びTr2のゲートと ソースの間の電圧(ゲート電圧)をより確実に保持する ために設けられているが、必ずしも設ける必要はない。 【0502】トランジスタTr3のゲートは第1走査線 Gjに接続されている。そしてトランジスタTr3のソ ースとドレインは、一方は信号線Siに接続されてお る。また、有機発光層の温度が外気温や発光パネル自身 30 り、もう一方はトランジスタTr1のドレインに接続さ れている。

> 【0503】トランジスタTr4のゲートは、第2走査 線Pjに接続されている。そしてトランジスタTr4の ソースとドレインは、一方はトランジスタTr1のドレ インに、もう一方はトランジスタTr1及びTr2のゲ ートに接続されている。

【0504】トランジスタTr5のゲートは、第3走査 線Rjに接続されている。そしてトランジスタTr5の ソースとドレインは、一方はトランジスタTr2のドレ ートとドレインを接続し、表示期間においてトランジス 40 イン及び電源線Viに、もう一方はトランジスタTr6 のソースまたはドレインに接続されている。

> 【0505】トランジスタTr6のゲートは、トランジ スタT r 1 及びT r 2 のゲートに接続されている。そし てトランジスタTr6のソースとドレインは、一方はト ランジスタTr1のドレインに、もう一方はトランジス タTr5のソースまたはドレインに接続されている。

> 【0506】トランジスタTr1とトランジスタTr2 のゲートは、互いに接続されている。トランジスタTr 1とトランジスタTr2のソースは、共に発光素子76

【0507】保持容量761が有する2つの電極は、一 方はトランジスタTr1とトランジスタTr2のゲート に、もう一方は発光素子760の画素電極に接続されて

【0508】電源線Viの電圧(電源電圧)は一定の高 さに保たれている。また対向電極の電圧も、一定の高さ に保たれている。

【0509】なお、トランジスタTr1及びTr2はn チャネル型トランジスタとpチャネル型トランジスタの どちらでも良い。ただし、トランジスタTr1及びTr 10 流は互いに等しくなり、 I:= I c となる。 2の極性は同じである。なお、陽極を画素電極として用 い、陰極を対向電極として用いる場合、トランジスタT r1及びTr2はnチャネル型トランジスタであるのが 望ましい。逆に、陽極を対向電極として用い、陰極を画 素電極として用いる場合、トランジスタTr1及びTr 2はpチャネル型トランジスタであるのが望ましい。 【0510】トランジスタTr3、Tr4、Tr5、T

作は、図3に示した画素の場合と同様に、書き込み期間 Taと表示期間Taとに分けて説明することが可能であ る。また、等1~り走を像に即位される代目について は、図4に示したタイミングチャートを参照することが できる。また図33は、図32に示した画素の、書き込 み期間Taと表示期間TdにおけるトランジスタTr1

r6は、nチャネル型トランジスタとpチャネル型トラ

ンジスタのどちらでも良い。

【0512】書き込み期間Taが開始されると、第1走 査線G、第2走査線Pが選択される。よって、トランジ 30 っている。 スタTr3とトランジスタTr4がオンになる。なお、 第3走査線Rは選択されていないので、トランジスタT r5はオフになっている。

とトランジスタTr2の接続を、簡単に示した図であ

【0513】そして、信号線駆動回路102に入力され るビデオ信号に基づき、信号線S1~Sxと電源線V1 ~Vxの間に、それぞれビデオ信号に応じた信号電流 I c が流れる。

【0514】図33(A)に、書き込み期間Taにおい て、信号線Siにビデオ信号に応じた信号電流Icが流 電極に電圧を与える電源との接続用の端子を意味してい る。また、765は信号線駆動回路102が有する定電 流源を意味する。

【0515】トランジスタTr3はオンの状態にあるの で、信号線Siにビデオ信号に応じた信号電流Icが流 れると、信号電流IcはトランジスタTr1のドレイン とソースの間に流れる。このときトランジスタTr1 は、ゲートとドレインが接続されているので飽和領域で 動作しており、式1が成り立つ。よって、トランジスタ

【0516】そしてトランジスタTr2のゲートは、ト ランジスタT r 1 のゲートに接続されている。また、ト ランジスタT r 2のソースは、トランジスタT r 1のソ ースに接続されている。したがって、トランジスタTェ 1のゲート電圧は、そのままトランジスタTr2のゲー ト電圧となる。よって、トランジスタTr2のドレイン 電流は、トランジスタTr1のドレイン電流に比例す る。特に、μC。W/L及びVτωが互いに等しいとき、 トランジスタTr1とトランジスタTr2のドレイン電

76

【0517】そして、トランジスタTr2のドレイン電 流 1, は発光素子 7 6 0 に流れる。発光素子に流れる電 流は、定電流源765において定められた信号電流Ic に応じた大きさであり、流れる電流の大きさに見合った 輝度で発光素子760は発光する。発光素子に流れる電 流が0に限りなく近かったり、発光素子に流れる電流が 逆パイアスの方向に流れたりする場合は、発光素子76 0は発光しない。

【0518】書き込み期間Taが終了すると、第1走査 【0511】図32に示した画素を有する発光装置の動 20 線G、第2走査線Pの選択が終了する。このとき、第2 走査線Pの選択が、第1走査線Gよりも先に終了するの が望ましい。なぜならトランジスタTr3が先にオフに 他とても世のと、意味やワースとの意味が作りますす際。 て漏れてしまうからである。

> 【0519】書き込み期間Taが終了すると、次に表示 期間Tdが開始される。表示期間Tdが開始されると、 第3走査線Rが選択されトランジスタTr5がオンにな る。なお、第1走査線G及び第2走査線Pは選択されて いないので、トランジスタTr3及びTr4はオフにな

> 【0520】図33(B)に、表示期間Tdにおける画 素の概略図を示す。トランジスタTr3及びトランジス タTr4はオフの状態にある。また、トランジスタTr 1及びトランジスタTr2のソースは発光素子760の 画素電極に接続されている。

【0521】一方トランジスタTr1、Tr2において は、書き込み期間Taにおいて定められたV。。がそのま ま保持されている。さらに、トランジスタTr6のゲー トはトランジスタTr1及びTr2のゲートと接続され れた場合の、画素101の概略図を示す。766は対向 40 ている。そのため、トランジスタTr1のドレイン電流 とトランジスタTr6のドレイン電流は同じ大きさに保 たれる。そして、式1より、トランジスタT r 1のドレ イン電流は、トランジスタTr6のチャネル長及びチャ ネル幅に左右される。

> 【0522】上述したように、トランジスタTr1とT r6のゲート電圧、移動度、単位面積あたりのゲート容 量、閾値、チャネル幅が等しいと仮定すると、式1より 式2が導き出される。

【0523】一方、トランジスタTr2のドレイン電流 Tr1のゲート電圧 V_c , は電流値Icによって定まる。 50 I, の値は、信号電流Icに応じた大きさに維持された

ままである。

【0524】そして、トランジスタTェ5がオンなの で、トランジスタTr1及びTr6のドレイン電流 Ⅰ、 と、トランジスタTr2のドレイン電流 1, は、共に発 光素子760に流れる。よって、ドレイン電流 I, と、 ドレイン電流 I,を合わせた電流の大きさに見合った輝 度で、発光素子760は発光する。

【0525】そして1ライン目の画素において表示期間 Tdが開始されると、次に2ライン目の画素において表 示期間Tdが開始される。そして1ライン目の画案と同 10 様に、第3走査線R2が選択され、トランジスタTr 5、Tr6がオンになる。なお、第1走査線G2及び第 2走査線 P 2 は選択されていないので、トランジスタT r3及びTr4はオフになっている。よって、ドレイン 電流 I,と、ドレイン電流 I,を合わせた電流の大きさに 見合った輝度で、発光素子760は発光する。

【0526】そして、2ライン目の画素において表示期 間Tdが開始されると、3ライン目からyライン目の画 素まで順に表示期間Tdが開始され、上述した動作が繰 り返される。

【0527】書き込み期間Taと、表示期間Tdが終了 すると1フレーム期間が終了する。1つのフレーム期間 において1つの関係が関うされる。されて、例のでも

ム期間が開始され、再び書き込み期間Taが開始され て、上述した動作が繰り返される。

【0528】なお、発光素子に流れる電流の大きさに見 合った輝度で発光素子760が発光するので、各画素の 階調は、表示期間Tdにおける発光素子に流れる電流の 大きさで決まる。

【0529】本発明の画素では、表示期間において発光 30 素子に流れる電流はドレイン電流 I, と、ドレイン電流 I₂の和である。よって、発光素子に流れる電流がドレ イン電流 1, のみに依存していない。そのため、トラン ジスタTr1とトランジスタTr2の特性がずれて、ト ランジスタTr2のドレイン電流 I,と信号電流 I cの 比が画素間で異なっても、発光素子に流れる電流の値が 画素間でずれるのを抑え、輝度のばらつきが視認される のを防ぐことができる。

【0530】また、本発明の画素では、書き込み期間下 aにおいてトランジスタTrlのドレイン電流は発光素 40 めて1本や2本にしても良い。 子に流れていない。よって信号線駆動回路によって画素 に電流が供給され、トランジスタT r 1のドレイン電流 が流れることでゲート電圧が変化しはじめてから、その 値が安定するまでの時間は、発光素子の容量に左右され ない。したがって、従来の画案と比べて、供給された電 流から変換される電圧が早く安定するので、電流を書き 込む時間を短くすることができ、動画表示において残像 が視認されてしまうのを防ぐことができる。

【0531】また、従来と同様に、電流入力型の発光装 置の利点も兼ね備えている。すなわち、TFTの特性が 50 る。

画素毎にばらついていても、電圧入力型の発光装置に比 べて画素間で発光素子の輝度にばらつきが生じるのを防 ぐことができる。また、図25に示した電圧入力型の画 素のTFT51を線形領域で動作させたときに比べて、 発光素子の劣化による輝度の低下を抑えることができ る。また、有機発光層の温度が外気温や発光パネル自身 が発する熱等に左右されても、発光素子の輝度が変化す るのを抑えることができ、また温度の上昇に伴って消費 電流が大きくなるのを防ぐことができる。

78

【0532】さらに、本実施例の画素では、図2、図 5、図7、図9、図10及び図11に示した画素に比べ て、書き込み期間におけるトランジスタTr1のドレイ ン電流よりも、表示期間におけるTr1のドレイン電流 が小さいため、信号電流Icに対する発光素子に流れる 電流の比が小さくなる。よって、信号電流 I c をより大 きくすることができるので、雑音の影響を受けにくい。 【0533】なお、本実施例において、トランジスタT r4のソースとドレインは、一方はトランジスタTr1 のドレインに、もう一方はトランジスタTr1のゲート 20 及びトランジスタTr2のゲートに接続されている。し かし本実例はこの構成に限定されない。本発明の画素 は、書き込み期間TaにおいてトランジスタTr1のゲ ちとせい イン学校のと、カス世界でもられてものとれて タT r 1 のゲートとドレインを切り離すことができるよ うに、トランジスタT r 4 が他の素子または配線と接続 されていれば良い。

【0534】また本実施例において、トランジスタTァ 5のソースとドレインは、一方はTr2のドレインに、 もう一方はTr6のソースまたはドレインに接続されて いる。しかし本実施例はこの構成に限定されない。本発 明の画素は、書き込み期間TaにおいてトランジスタT r2のドレインと画素電極とを切り離し、表示期間にお いてトランジスタTr2のドレインと電源線Viとを接 続することができるように、トランジスタTr5が他の 素子または配線と接続されていれば良い。

[0535] つまり、Tr3、Tr4、Tr5、Tr6 は、Taでは図31(A)のように接続され、Tdでは 図31(B)のように接続されていれば良い。また、G j、Pj、Rjは3本が別の配線となっているが、まと

【0536】つまり、TaにおいてTr1を流れる電流 は全て電流源で制御されていれば良い。Tdにおいては Tr1とTr2を流れる電流は発光素子に流れれば良 61

【0537】なお、本実施例の構成は、実施例4~実施 例12のいずれの構成とも自由に組み合わせて実施する ことが可能である。

【0538】 (実施例14) 本実施例では、図2に示し た発光装置が有する画素101の構成について説明す

【0548】トランジスタTr3、Tr4、Tr5は、

【0539】図34に、図2で示した画素101の詳し い構成を示す。図34に示す画素101は、信号線Si (S1~Sxのうちの1つ)、第1走査線Gj (G1~ Gyのうちの1つ)、第2走査線Pj (P1~Pyのう ちの1つ)、第3走査線Rj(R1~Ryのうちの1 つ)及び電源線Vi(V1~Vxのうちの1つ)を有し

【0540】また画素101は、トランジスタTr1、 トランジスタTr2、トランジスタTr3、トランジス 持容量781を有している。保持容量781はトランジ スタT r 1 及びT r 2 のゲートとソースの間の電圧 (ゲ ート電圧)をより確実に保持するために設けられている が、必ずしも設ける必要はない。

【0541】トランジスタTr3のゲートは第1走査線 Gjに接続されている。そしてトランジスタTr3のソ ースとドレインは、一方は信号線Siに接続されてお り、もう一方はトランジスタTr1のソースに接続され ている。

線Pjに接続されている。そしてトランジスタTr4の ソースとドレインは、一方はトランジスタTr1のドレ インに、もう一方はトランジスタTr1及びTr2のゲ ートに接続されている。

【0543】トランジスタTr5のゲートは、第3走査 線Rjに接続されている。そしてトランジスタTr5の ソースとドレインは、一方はトランジスタTr2のソー ス及び発光素子780の画素電極に、もう一方はトラン ジスタTr1のソースに接続されている。

のゲートは、互いに接続されている。トランジスタTr 2のソースは、発光素子780の画素電極に接続されて いる。トランジスタTr1とトランジスタTr2のドレ インは、共に電源線Viに接続されている。

【0545】保持容量781が有する2つの電極は、一 方はトランジスタTr1とトランジスタTr2のゲート に、もう一方はTrlのソースの画素電極に接続されて いる。

【0546】電源線Viの電圧(電源電圧)は一定の高 に保たれている。

【0547】なお、トランジスタTr1及びTr2はn チャネル型トランジスタとロチャネル型トランジスタの どちらでも良い。ただし、トランジスタTr1及びTr 2の極性は同じである。なお、陽極を画素電極として用 い、陰極を対向電極として用いる場合、トランジスタT r1及びTr2はnチャネル型トランジスタであるのが 望ましい。逆に、陽極を対向電極として用い、陰極を画 素電極として用いる場合、トランジスタTr1及びTr 2はpチャネル型トランジスタであるのが望ましい。

nチャネル型トランジスタとpチャネル型トランジスタ のどちらでも良い。

【0549】図34に示した画素を有する発光装置の動 作は、図3に示した画素の場合と同様に、書き込み期間 Taと表示期間Tdとに分けて説明することが可能であ る。また、第1~3走査線に印加される電圧について は、図4に示したタイミングチャートを参照することが できる。また図35は、図34に示した画素の、書き込 タTr4、トランジスタTr5、発光素子780及び保 10 み期間Taと表示期間TdにおけるトランジスタTr1 とトランジスタTr2の接続を、簡単に示した図であ

> 【0550】書き込み期間Taが開始されると、第1走 査線G、第2走査線Pが選択される。よって、トランジ スタT r 3とトランジスタT r 4がオンになる。なお、 第3走査線Rは選択されていないので、トランジスタT r5はオフになっている。

【0551】そして、信号線駆動回路102に入力され るビデオ信号に基づき、信号線S1~Sxと電源線V1 【0542】トランジスタTr4のゲートは、第2走査 20 ~ Vxの間に、それぞれビデオ信号に応じた信号電流 I cが流れる。

> 【0552】図35(A)に、書き込み期間Taにおい て、信号線SIにビデオ信号に応じた信号電流Icが流 れた場合の、調素101の観路図を示す。186は傾向 電極に電圧を与える電源との接続用の端子を意味してい る。また、787は信号線駆動回路102が有する定電 流源を意味する。

【0553】トランジスタTr3はオンの状態にあるの で、信号線Siにビデオ信号に応じた信号電流Icが流 【0544】トランジスタTr1とトランジスタTr2 30 れると、信号電流ІсはトランジスタTr1のドレイン とソースの間に流れる。このときトランジスタTr1 は、ゲートとドレインが接続されているので飽和領域で 動作しており、式1が成り立つ。よって、トランジスタ Tr1のゲート電圧 $V_{\epsilon s}$ は電流値1cによって定まる。 【0554】そしてトランジスタTr2のゲートは、ト ランジスタTr1のゲートに接続されている。

【0555】書き込み期間Taが終了すると、第1走査 線 G、第2走査線 Pの選択が終了する。このとき、第2 走査線Pの選択が、第1走査線Gよりも先に終了するの さに保たれている。また対向電極の電圧も、一定の高さ 40 が望ましい。なぜならトランジスタTr3が先にオフに なってしまうと、保持容量781の電荷がTr4を通っ て漏れてしまうからである。

> 【0556】 書き込み期間Taが終了すると、次に表示 期間Tdが開始される。表示期間Tdが開始されると、 第3走査線Rが選択されトランジスタTr5がオンにな る。なお、第1走査線G及び第2走査線Pは選択されて いないので、トランジスタTr3及びTr4はオフにな っている。

【0557】図35 (B) に、表示期間Tdにおける画 50 素の概略図を示す。トランジスタTr3及びトランジス タT r 4 はオフの状態にある。また、トランジスタT r 1及びトランジスタTr2のソースは発光素子780の 画素電極に接続されている。

【0558】一方トランジスタTr1、Tr2において は、書き込み期間Taにおいて定められたVcsがそのま ま保持されている。そして、トランジスタTr2のゲー トは、トランジスタTr1のゲートに接続されている。 また、トランジスタTr2のソースは、トランジスタT r1のソースに接続されている。よって、トランジスタ ゲート電圧となる。さらに、トランジスタT r 1のドレ イン及びトランジスタTr2のドレインは電源線Viに 接続されているので、トランジスタTr2のドレイン電 流 I,は、トランジスタTr1のドレイン電流 I,に比例 する大きさになる。特に、μC。W/L及びVτωが互い に等しいとき、トランジスタTr1とトランジスタTr 2のドレイン電流は互いに等しくなり、 $I_1 = I_1 = I_2$ となる。

【0559】また、トランジスタTr5がオンなので、 トランジスタTr1のドレイン電流 I,と、トランジス タTr2のドレイン電流 I,は、共に発光素子に流れる 電流として発光素子780に流れる。よって、表示期間 Tdでは、ドレイン電流 I, と、ドレイン電流 I, を合わ せた大きさの電流が発光素子780に流れ、設定光素子 に流れる電流の大きさに見合った輝度で、発光素子78 0が発光する。

【0560】そして1ライン目の画素において表示期間 Tdが開始されると、次に2ライン目の画素において表 示期間Tdが開始される。そして1ライン目の画素と同 様に、第3走査線R2が選択され、トランジスタTr5 30 発光素子の劣化による輝度の低下を抑えることができ がオンになる。なお、第1走査線G2及び第2走査線P 2は選択されていないので、トランジスタTr3及びT r4はオフになっている。よって、ドレイン電流I 」と、ドレイン電流 1」を合わせた電流の大きさに見合っ た輝度で、発光素子780は発光する。

【0561】そして、2ライン目の画素において表示期 間Tdが開始されると、3ライン目からyライン目の画 素まで順に表示期間Tdが開始され、上述した動作が繰 り返される。

すると1フレーム期間が終了する。1つのフレーム期間 において1つの画像が表示される。そして、次のフレー ム期間が開始され、再び書き込み期間Taが開始され て、上述した動作が繰り返される。

【0563】なお、発光素子に流れる電流の大きさに見 合った輝度で発光素子780が発光するので、各画素の 階調は、表示期間Tdにおける発光素子に流れる電流の 大きさで決まる。なお、書き込み期間Taにおいても、 Tr2のドレイン電流の大きさに見合った輝度で発光し ているが、その階調に与える影響は、実際のパネルでは 50 電極とを切り離し、表示期間においてトランジスタTr

無視できる程度に小さいと考えられる。なぜなら、例え ばVGAだと480ラインの画素が画素部に設けられて おり、1ラインの画素の書き込み期間Taは1フレーム 期間の1/480程度と非常に小さいからである。

82

【0564】本発明の画素では、表示期間において発光 素子に流れる電流はドレイン電流 I,と、ドレイン電流 1,の和である。よって、発光素子に流れる電流がドレ イン電流 I,のみに依存していない。そのため、トラン ジスタTr1とトランジスタTr2の特性がずれて、ト Tr1のゲート電圧は、そのままトランジスタTr2の 10 ランジスタTr2のドレイン電流 I_1 と信号電流 Icの 比が画素間で異なっても、発光素子に流れる電流の値が 画素間でずれるのを抑え、輝度のばらつきが視認される のを防ぐことができる。

> 【0565】また、本発明の画素では、書き込み期間T aにおいてトランジスタTrlのドレイン電流は発光素 子に流れていない。よって信号線駆動回路によって画素 に電流が供給され、トランジスタTr1のドレイン電流 が流れることでゲート電圧が変化しはじめてから、その 値が安定するまでの時間は、発光素子の容量に左右され 20 ない。したがって、従来の画素と比べて、供給された電 流から変換される電圧が早く安定するので、電流を書き 込む時間を短くすることができ、動画表示において残像 が視認されてしまうのを防ぐことができる。

【0.5.6.6】また、従来と同様に、電流入力型の発光装 置の利点も兼ね備えている。すなわち、TFTの特性が 画素毎にばらついていても、電圧入力型の発光装置に比 べて画素間で発光素子の輝度にばらつきが生じるのを防 ぐことができる。また、図25に示した電圧入力型の画 素のTFT51を線形領域で動作させたときに比べて、 る。また、有機発光層の温度が外気温や発光パネル自身 が発する熱等に左右されても、発光素子の輝度が変化す るのを抑えることができ、また温度の上昇に伴って消費 電流が大きくなるのを防ぐことができる。

【0567】なお、本実施例において、トランジスタT r4のソースとドレインは、一方はトランジスタTr1 のドレインに、もう一方はトランジスタTr1のゲート 及びトランジスタTr2のゲートに接続されている。し かし本実例はこの構成に限定されない。本発明の画案 【0562】書き込み期間Taと、表示期間Tdが終了 40 は、書き込み期間TaにおいてトランジスタTrlのゲ ートとドレインを接続し、表示期間においてトランジス タT r 1 のゲートとドレインを切り離すことができるよ うに、トランジスタTr4が他の素子または配線と接続 されていれば良い。

> 【0568】また本実施例において、トランジスタTr 5のソースとドレインは、一方はTr2のソースに、も う一方はTr1のソースに接続されている。しかし本実 例はこの構成に限定されない。本発明の画素は、書き込 み期間TaにおいてトランジスタTr1のソースと画素

1のソースと画素電極とを接続することができるよう に、トランジスタT r 5 が他の素子または配線と接続されていれば良い。

【0569】つまり、Tr3、Tr4、Tr5は、Taでは図35 (A) のように接続され、Tdでは図35 (B) のように接続されていれば良い。また、Gj、Pj、Rjは3本が別の配線となっているが、まとめて1本や2本にしても良い。

【0570】つまり、TaにおいてTr1を流れる電流は全て電流源で制御されていれば良い。Tdにおいては 10 Tr1とTr2を流れる電流は発光素子に流れれば良い。

【0571】また、発光素子の画素電極をTr2のソースに接続するのではなく、Tr1のソースに接続するようにしても良い。ただしこの場合、Tr1のソースと画素電極とが書き込み期間において切り離され、表示期間において接続されるように、接続を制御する別途トランジスタを用意する必要がある。なおこのTr1のソースと画素電極の接続を制御するトランジスタを、Tr5と異なる極性とし、互いのゲートを接続するようにしても20良い。

【0572】なお、本実施例の構成は、実施例4~実施例13のいずれの構成とも自由に組み合わせて実施することが可能である。

[0573]

【発明の効果】本発明の第1の構成の画素では、表示期間において発光素子に流れる電流はドレイン電流 I 。と、ドレイン電流 I 。の和である。よって、発光素子に流れる電流がドレイン電流 I 。のみに依存していない。そのため、トランジスタTr1とトランジスタTr2の30特性がずれて、トランジスタTr1のドレイン電流 I 。に対するトランジスタTr2のドレイン電流 I 。の比が画素間で異なっても、発光素子に流れる電流の値が画素間でずれるのを抑え、輝度のばらつきが提認されるのを防ぐことができる。

【0574】本発明の第2の構成の画素では、図27 (A)に示した画素のように、第1の手段と第2の手段のいずれか一方の手段の特性がずれることにより、2つの手段における特性のパランスが崩れ、駆動部から発光素子に供給される電流I,の大きさが所望の値に保たれ 40 なくなることがある。しかし、2つの変換部A、Bを共に用いることで変換された電圧を平均化することができ、そして駆動部から発光素子に供給される電流I,は該平均化された電圧に応じた大きさであるので、特性のずれに起因する発光素子に供給される電流量のばらつきを、図27(A)に示した画素に比べ約半分程度に抑えることができる。よって、画素間の輝度のばらつきを抑えることができる。また、画素に供給された電流は、電流I,よりも大きい。そのため、電流を書き込む時間を短くすることができる。

【0575】また、本発明の画素では、書き込み期間TaにおいてトランジスタTr1のドレイン電流は発光素子に流れていない。よって信号線駆動回路によって画素に電流が供給され、トランジスタTr1のドレイン電流が流れることでゲート電圧が変化しはじめてから、その値が安定するまでの時間は、発光素子の容量に左右されない。したがって、従来の画素と比べて、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を短くすることができ、動画表示において残像が視認されてしまうのを防ぐことができる。

84

【0576】また、従来と同様に、電流入力型の発光装置の利点も兼ね備えている。すなわち、TFTの特性が画素毎にばらついていても、電圧入力型の発光装置に比べて画素間で発光素子の輝度にばらつきが生じるのを防ぐことができる。また、図25に示した電圧入力型の画素のTFT51を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴って消費電流が大きくなるのを防ぐことができる。

【図面の簡単な説明】


- 【図1】 本願の電流入力型の画素のブロック図。
- 【図2】 お発明の発光装置の上面でロック物に
- 【図3】 本発明の発光装置の画素の回路図。
- 【図4】 走査線に入力される信号のタイミングチャート。
- 【図5】 駆動における画素の概略図。
- 【図6】 本発明の発光装置の画素の回路図。
- 【図7】 駆動における画素の概略図。
- 【図8】 本発明の発光装置の画素の回路図。
- 【図9】 駆動における画素の概略図。
- 【図10】 本発明の発光装置の画案の回路図。
- 【图 1 1 】 本発明の発光装置の画素の回路図。
- 【図12】 本発明の発光装置の画素の回路図。
- 【図13】 本発明の発光装置の作製方法を示す図。
- 【図14】 本発明の発光装置の作製方法を示す図。
- 【図15】 本発明の発光装置の作製方法を示す図。
- 【図16】 本発明の発光装置の作製方法を示す図。
- 【図17】 本発明の発光装置の画素の上面図。
 - 【図18】 アナログ駆動法における信号線駆動回路の 詳細図。
 - 【図19】 走査線駆動回路のプロック図。
 - 【図20】 デジタル駆動法における信号線駆動回路の プロック図。
 - 【図21】 デジタル駆動法における信号線駆動回路の詳細図。
- 【図22】 デジタル駆動法における電流設定回路の回路図。
- 50 【図23】 本発明の発光装置の外観図及び断面図。


	85		86	
【図24】	本発明の発光装置を用いた電子機器の図。	[図32]	本発明の発光装置の画素の回路図。	
【図25】	電圧入力型の画素の回路図。	[図33]	駆動における画素の概略図。	
【図26】	従来の電流入力型の画素の回路図。	【図34】	本発明の発光装置の画素の回路図。	
【図27】	従来の電流入力型の画素のプロック図。	【図35】	駆動における画素の概略図。	
【図28】	本発明の発光装置の画素の回路図。	【図36】	本願の電流入力型の画素のプロック図。	
【図29】	駆動における画素の概略図。	【図37】	駆動における画素の概略図。	
【図30】	本発明の発光装置の画素の回路図。	[図38]	駆動における画素の概略図。	
【図31】	駆動における画素の概略図。		- Nacid and	


[図1]


【図2】

[図4]











[図6]




【図7】


(A)書き込み機関 Ta




(B)表示期間 Td




【図8】




【図9】



(B)表示期間 Td








[図14]

(A) 第2のドーピング処理 第3のドーピング処理 第3のエッチング処理 <u>8</u> වු

[図15]



(A)

401 信号線駆動図房


CLK SP 402 シフトレジスタ


403 パッファ

Analogue
Video Signals


404 サンプリング回路

405 電波変換図路







[図21]




【図23】







【図24】




【図25】




【図26】




(B)




【図28】




【図29】







【図27】




【図30】




(B)




[図31]




【図36】




(B)表示期間 Td



【図32】




【図34】




[図33]

(A) 書き込み期間 Ta




(B)表示期間 Td




【図35】


(A)書き込み期間 Ta



(B)表示期間 Td



于マニード (参考)



プロントページの続き

識別記号

(51) lnt. Cl. [†]

G	3/22	G 0 9 G						3/22	G 0 9 G 3	
A	33/14	H 0 5 B						786	H O 1 L 29	
6 1 4	29/78	H 0 1 L						3/14	H 0 5 B 33	
			GA04	DB03	BA06	AB17	AB14	3K007	Fターム(参考)	
			EE28	DD05	BB05	AA18	AA06	50080		
				JJ06	JJ04	JJ03	FFII			
			CCO2	BB04	BB02	AA30	AA01	5F110		
			DD17	DD15	DD14	DD13	DD02			
			EE09	EE04	EE03	EE02	EE01			
			EE45	EE44	EE23	EE14	EE11			
			FF30	FF28	FF09	FF04	FF02			
			GG25	GG13	GG02	GG01	FF36			
			HJ23	HJ13	HJ12	HJ 04	HJ01			
			HM13	HL23	HL12	HL06	HL04			
			NN27	NN23	NN22	NNO3	HM15			
			PP04	PP03	PP01	NN78	NN73			
							QQ25		•	
			DD17 EE09 EE45 FF30 GG25 HJ23 HM13 NN27 PP04	DD15 EE04 EE44 FF28 GG13 HJ13 HL23 NN23 PP03	DD14 EE03 EE23 FF09 GG02 HJ12 HL12 NN22	DD13 EE02 EE14 FF04 GG01 HJ04 HL06 NN03 NN78	DD02 EE01 FF02 FF36 HJ01 HL04 HM15 NN73 PP05	5F110		

 $F \perp$